带I2C接口的时钟IP核设计与优化

admin 发表于 2014-10-12 16:50:44

采用FPGA可编程逻辑器件和硬件描述语言Verilog实现了时钟IP核数据传输、调时和闹铃等功能设计.在此基础上,分析和讨论IP核功能仿真和优化的方法,并通过Modelsim仿真工具和Design Compile逻辑综合优化工具对设计进行仿真、综合和优化,证明了设计的可行性.

带I2C接口的时钟IP核设计与优化.pdf

页: [1]