全同步数字频率计的VHDL设计与仿真
1 引 言频率测量不仅在工程应用中有非常重要的意义，而且在高精度定时系统中也处于核心地位，±1个计数误差通常是限制频率测量精度进一步提高的重要原因。由于测频技术的重要性，使测频方法也有了很大的发展，常用数字频率测量方法有M法，T法，和M／T(等精度测量法)法。M法，T法，和M／T法都存在±1个计数误差问题：M法存在被测闸门内±1个被测信号的脉冲个数误差，T法或M／T法也存在±1个字的计时误差，这个问题成为限制测量精度提高的一个重要的原因。全同步频率测量法，从根本上消除了限制测量精度提高的±1个计数误差问题，从而使频率测量的精度和性能大为改善。
基于对FPGA器件和EDA技术以及全同步测频方法的研究，介绍一种利用FPGA实现DC～100 MHz全同步数字频率计的实现方法，并给出VHDL实现代码和仿真波形。整个系统在研制的FPGA／CPID实验开发系统上调试通过。本设计采用了高集成度的现场可编程门阵列(Field Program-mable Gata Array，FPGA)Flex EPF10k20TCl44-4芯片，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，使得本设计具有集成度高、结构灵活、开发周期短、可靠性高的优点。
在文献中所描述的等精度频率测量方法中，其测频原理如图1所示。
<div align="center">http://www.eccn.com/xsj07/image/xsj080347_1.jpg
页:
[1]