查看完整版本: Beeprog+ dataio电路及分析

program 发表于 2016-7-28 22:04:36

现在FPGA 大多最高IO 电压为3.3V,很少有之前的可以到5V的, 现在也还有TTL 电压的芯片需要烧录,当然COMS可以兼容TTL,但哪位有推荐可以到5V IO 的FPGA芯片.

program 发表于 2016-7-28 22:08:13

liyf 发表于 2014-12-29 08:18
还没说完，大家继续

楼主继续.....

喜欢电台 发表于 2016-8-29 14:56:03

继续等待 学习一下

iopjklbnm 发表于 2016-9-7 15:19:12


感谢楼主多发点银子吧

古道热肠 发表于 2016-9-16 21:51:40

如果FPGA配置成输出时，应该是OC门输出，输出高电平，OC门相当于开路，此时由上拉电阻22K提供高电平信号到相应的引脚，此时高电平电压与芯片VCP相同。如果输出低电压时，OC门拉低，编程引脚的电压由22K和1.3K分压构成接近20比1了，所以输出 低电平时，FPGA也能将锁紧座的对应引脚拉成低电平的上限制以下的。

古道热肠 发表于 2016-9-16 21:52:02

如果FPGA配置成输出时，应该是OC门输出，输出高电平，OC门相当于开路，此时由上拉电阻22K提供高电平信号到相应的引脚，此时高电平电压与芯片VCP相同。如果输出低电压时，OC门拉低，编程引脚的电压由22K和1.3K分压构成接近20比1了，所以输出 低电平时，FPGA也能将锁紧座的对应引脚拉成低电平的上限制以下的。

古道热肠 发表于 2016-9-16 21:57:26

如果FPGA配置为输入时，待编程芯片必然是输出，输出高电平如果超过3.3V时，由BAV70芯片钳位，然后加到芯片的输入引脚不会超过3.6V.
如果输出是低电平，通过1K电阻和300欧加到FPGA引脚上也是低电平，接近0V的。

古道热肠 发表于 2016-9-16 21:57:56

如果FPGA配置为输入时，待编程芯片必然是输出，输出高电平如果超过3.3V时，由BAV70芯片钳位，然后加到芯片的输入引脚不会超过3.6V.
如果输出是低电平，通过1K电阻和300欧加到FPGA引脚上也是低电平，接近0V的。

uuuxxx 发表于 2016-9-18 00:24:19

银子银子。。。

uuuxxx 发表于 2016-9-18 00:24:56

银子银子。。。
页: 1 [2] 3 4
查看完整版本: Beeprog+ dataio电路及分析