查看完整版本: 看beeprog+拆解图理解设计师的思想

liyf 发表于 2014-4-9 16:29:52

program 发表于 2014-4-9 15:11 static/image/common/back.gif
当然FPGA 每个bank 都有单独的VIO，现在问题是怎样去保护这些FPGA脚位. 假如有的脚位要开12V

你该看看data io部分，那里有说明的

jy11 发表于 2014-4-10 16:57:03

好资料 ，很好。

jy11 发表于 2014-4-10 17:13:07

好资料 ，很好。

jy11 发表于 2014-5-9 18:56:36

很不错~！谢谢\\

radiotube 发表于 2014-10-9 21:24:07

做工很好。。。

madmike 发表于 2018-4-25 17:58:33


我就是支持你啊

maithon 发表于 2018-4-30 21:02:58

用allegro布线，那些丝印都可以自动带出来。

l75401390 发表于 2019-12-24 15:11:33

liyf 发表于 2013-11-9 14:38
有国产的卖了，淘宝

连接有吗。。。。。。。。。。。。

FlashPT 发表于 2020-1-9 08:34:33

thanks for the post

apexmicaa 发表于 2020-1-21 17:56:14


谢谢楼主分享，支持一下@
页: 1 [2] 3
查看完整版本: 看beeprog+拆解图理解设计师的思想