DIY编程器网

 找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

收藏本版 (6) |订阅

综合资料库 今日: 0|主题: 61626|排名: 18 

作者 回复/查看 最后发表
预览 [待整理] HDL语言种类 admin 2014-10-12 01277 admin 2014-10-12 19:37
预览 [待整理] 基于SOPC技术的事故现场处理平台设计与实现 admin 2014-10-12 01136 admin 2014-10-12 19:37
预览 [待整理] PowerPC 440 处理器模块 attach_img admin 2014-10-12 01249 admin 2014-10-12 19:37
预览 [待整理] RocketIO GTX 收发器 admin 2014-10-12 01186 admin 2014-10-12 19:37
预览 [待整理] DSP48E Slice attach_img admin 2014-10-12 01428 admin 2014-10-12 19:37
预览 [待整理] CPLD芯片选型(三) admin 2014-10-12 01431 admin 2014-10-12 19:37
预览 [待整理] SystemVerilog语言简介 admin 2014-10-12 01178 admin 2014-10-12 19:37
预览 [待整理] CPLD芯片选型(四) attach_img admin 2014-10-12 01403 admin 2014-10-12 19:37
预览 [待整理] 用MAX+PLUSⅡ开发Altera CPLD attach_img admin 2014-10-12 01473 admin 2014-10-12 19:37
预览 [待整理] FPGA设计中关键问题的研究 attach_img admin 2014-10-12 01353 admin 2014-10-12 19:37
预览 [待整理] EDA技术与FPGA设计应用 admin 2014-10-12 01351 admin 2014-10-12 19:37
预览 [待整理] 可编程控制器与电源在铁路交通系统中应用 admin 2014-10-12 01286 admin 2014-10-12 19:37
预览 [待整理] 基于CPLD/FPGA的出租车计费系统 attach_img admin 2014-10-12 01678 admin 2014-10-12 19:37
预览 [待整理] Verilog HDL的历史及设计流程 admin 2014-10-12 01161 admin 2014-10-12 19:37
预览 [待整理] 基于FPGA的PCB测试机硬件电路设计 attach_img admin 2014-10-12 01209 admin 2014-10-12 19:37
预览 [待整理] 用Synplify Premier加快FPGA设计时序收敛 attach_img admin 2014-10-12 01393 admin 2014-10-12 19:37
预览 [待整理] Verilog语言要素 admin 2014-10-12 01208 admin 2014-10-12 19:37
预览 [待整理] Verilog数据类型 admin 2014-10-12 01169 admin 2014-10-12 19:37
预览 [待整理] 基于FPGA的高速流水线FFT算法实现 attach_img admin 2014-10-12 01612 admin 2014-10-12 19:37
预览 [待整理] 基于Avalon总线的可配置LCD控制器IP核的设计 attach_img admin 2014-10-12 01777 admin 2014-10-12 19:37
预览 [待整理] Verilog表达式 admin 2014-10-12 02238 admin 2014-10-12 19:37
预览 [待整理] Verilog门电平模型化 admin 2014-10-12 01420 admin 2014-10-12 19:36
预览 [待整理] 用FPGA实现汽车视频和图形控制 attach_img admin 2014-10-12 01458 admin 2014-10-12 19:36
预览 [待整理] FPGA 的设计软件 admin 2014-10-12 01159 admin 2014-10-12 19:36
预览 [待整理] SOPC设计中的两种片上总线分析 attach_img admin 2014-10-12 01678 admin 2014-10-12 19:36
预览 [待整理] Verilog主要能力 admin 2014-10-12 01288 admin 2014-10-12 19:16
预览 [待整理] 适合中国3G TD-SCDMA标准的数字前端解决方案 attach_img admin 2014-10-12 01581 admin 2014-10-12 19:16
预览 [待整理] 利用SmartCompile和赛灵思的设计工具进行设计保存 attach_img admin 2014-10-12 02027 admin 2014-10-12 19:16
预览 [待整理] 基于FPGA助力高端存储器接口设计 admin 2014-10-12 01560 admin 2014-10-12 19:16
预览 [待整理] FPGA设计的验证技术及应用原则 attach_img admin 2014-10-12 01775 admin 2014-10-12 19:16
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

小黑屋|文字版|手机版|DIY编程器网 ( 桂ICP备14005565号-1 )

GMT+8, 2026-1-28 07:09 , 耗时 0.167822 秒, 14 个查询请求 , Gzip 开启.

各位嘉宾言论仅代表个人观点,非属DIY编程器网立场。

桂公网安备 45031202000115号

DIY编程器群(超员):41210778 DIY编程器

DIY编程器群1(满员):3044634 DIY编程器1

diy编程器群2:551025008 diy编程器群2

QQ:28000622;Email:libyoufer@sina.com

本站由桂林市临桂区技兴电子商务经营部独家赞助。旨在技术交流,请自觉遵守国家法律法规,一旦发现将做封号删号处理。

返回顶部 返回版块