DIY编程器网

标题: 功率MOSFET并联均流问题研究 [打印本页]
作者: liyf    时间: 2014-10-5 12:31
标题: 功率MOSFET并联均流问题研究
功率MOSFET并联均流问题研究

摘要：对频率为MHz级情况下功率MOSFET并联均流问题进行了研究，详细分析了影响功率MOSFET并联均流诸因素。通过Q轨迹把器件参数和外围电路联系起来，得出较大的Q值和适当的Ls/Lx有利于并联均流。大量的仿真和小功率实验结果均表明该方法的正确性。    关键词：功率MOSFETS；多管并联；高频；Q轨迹
引言
随着电力电子技术的迅速发展，功率MOSFET以其高频性能好、开关损耗小、输入阻抗高、驱动功率小、驱动电路简单等优点在高频感应加热电源中得到了广泛的应用。但是，功率MOSFET容量的有限也成了亟待解决的问题。从理论上讲，功率MOSFET的扩容可以通过串联和并联两种方法来实现，实际使用中考虑到其导通电阻RDS(on)具有正温度系数的特点，多采用多管并联来增加其功率传导能力。
1 影响功率MOSFET并联均流的因素
在功率MOSFET多管并联时，器件内部参数的微小差异就会引起并联各支路电流的不平衡而导致单管过流损坏，严重情况下会破坏整个逆变装置。影响并联均流的因素包括内部参数和外围线路参数。

    1.1 内部参数对并联均流的影响
影响功率MOSFET并联均流的内部参数主要有阈值电压VTH、导通电阻RDS(on)、极间电容、跨导gm等。内部参数差异会引起动态和静态不均流。因此，要尽量选取同型号、同批次并且内部参数分散性较小的MOSFET加以并联。
1.2 外围线路参数对并联特性的影响
MOSFET并联应用时，除内部参数外，电路布局也是一个关键性的问题。在频率高达MHz级情况下，线路杂散电感的影响不容忽视，引线所处电路位置的不同以及长度的很小变化都会影响并联开关器件的性能。影响功率MOSFET并联均流的外电路[2]参数主要包括：栅极去耦电阻Rg、栅极引线电感Lg、源极引线电感Ls、漏极引线电感Ld等。在多管并联时一定要尽量使并联各支路的Rg及对应的各引线长度相同。

[attach]32530[/attach]
图2

2 Q值对并联均流的影响
在此引入Q轨迹[3]把器件内部参数同其外围线路联系起来，分析线路中各种寄生因素对并联均流的影响。当N个功率MOSFET并联工作时，假设各支路的Rg完全相同，栅漏源极连线长度也各自相同。定义Q值如式（1）。
Q=IGLx    （1）
式中：IG为工作区内的平均栅极电流；
Lx=Lss1＋Lss2＋Ld/N其中Lss1及Lss2为外围线路电感。
2.1 Q值对器件工作状态的影响
不同Q值下IRF150开通和关断时漏电流iD和漏源电压vDS曲线如图1中实线所示。而在Q=Q2，Ls/Lx不同时，器件开关时iD与vDS波形如图1中虚线所示。

    从图1中实线可以看出，Q值越大，换向时间越短，开通损耗越低但关断损耗增大；从图1中虚线可以看出在线路中引入源极电感，器件的开关轨迹发生很大变化，开通损耗增加而关断损耗减小。在高频情况下，器件的开关时间和开关损耗对整个系统效率的提高至关重要。从上面的分析可知器件理想的工作条件应该是在相对较高的Q值下。以下基于不同Q值，通过仿真软件PSPICE分析外围线路中各种寄生参数对并联均流的影响。

[attach]32531[/attach]
图3

    2.2 Q值对双管并联均流影响的仿真分析
双管并联电路如图2所示。选用APT公司生产的APT6013LLL做为开关器件,其最高耐压为600V，最大连续漏电流为43A，输入电容Ciss=5696pF，td(on)=11ns，tr=14ns，td(off)=27ns，tf=8ns，阈值电压平均值为4V；驱动信号vgs是幅值为15V频率为1MHz，占空比为50％的方波信号；外接直流电源VDD=100V；负载R为2Ω的无感电阻；D为续流二极管；Lg1=Lg2=Lg，Ld1=Ld2=Ld，Ls1=Ls2=Ls，分别为栅漏源极引线电感，Rg1=Rg2=Rg是栅极去耦电阻。考虑到实验中多用短而粗的双股绞线来减小线路寄生电感，所以，仿真时定义电路中的寄生电感Ld=Lg=Ls=10nH，负载寄生电感L=100nH。
仿真情况如下。
1）阈值电压Vth相差0.7V，Rg=5Ω和Rg=10Ω(即Q1<Q2)，其它参数均一致情况下，并联两管的漏电流iD波形如图3所示。
从图3可以看出，并联两管的阈值电压不同会引起两管不均流，Q值较大时均流特性比较好。
2）阈值电压Vth相差0.7V，Rg=5Ω，Ls分别为22.5nH和5nH，其它参数均一致情况下,漏电流iD波形如图4所示。

    从图4可以看出，引入源极电感Ls，并联不均流得到改善，但Ls越大器件关断时间越长。在设计中，并联器件源极电感保持一致是必须的，寻找最优的Ls（即Ls/Lx）使得并联均流特性最好。表1为阈值电压Vth相差10％，其它参数均一致情况下，分别取不同Q和Ls/Lx，器件开通和关断过程中电流不均衡的仿真分析结果。其中Δi=iD1－iD2，为并联两管漏电流相差最大处的差值。
由表1可以看出，当Ls/Lx=25％，Q=Q2时，开通和关断过程器件的均流特性相对最好。
表1 内部特性参数不一致下，Q和Ls/Lx不同对器件动态电流分布的影响
（Ls/Lx）/％
导通期间Δi/A
开通过程Δi/A
关断过程Δi/A
Q1
Q2
Q1
Q2
Q1
Q2
5
1.33
1.01
3.88
2.75
7.26
5.93
10
1.25
0.81
3.01
1.99
6.48
5.33
25
1.16
0.67
2.56
1.44
4.52
3.65
30
1.34
0.84
2.63
1.64
4.61
3.88
3 实验验证
实验线路同图2，线路布局完全对称，实验采用IRFP450做为开关管，其基本特性参数：VDSS=500V，RDS(on)=0.4Ω，iD=14A，Crss=340pF，Ciss=2600pF，直流电压是经过三相整流输出的VDD=95V，R1=50Ω，驱动电压幅值为15V，占空比为65％频率约为1MHz。
实验情况如下。
1）Rg=8.5Ω，未采取任何均流措施情况下，随机取两个MOSFET并联运行时，漏极电流iD波形如图5所示。
从图5可以看出，在同一驱动信号作用下，由于并联两管内部参数存在差异，导致了电流的不均衡和开关时间的不同时，使两管承受的通断损耗也出现较大差异，极有可能会造成开关过程中单管负担过重，以致电流过载而烧损。

    2）使Rg=10.0Ω，其它条件不变，漏极电流iD波形如图6所示。
调节栅极去耦电阻RG相当于调节栅极平均电流IG的大小。由图6可知，增大RG引起功率MOSFET输入电容的充、放电速度减慢，加剧了两管并联应用时动态电流的不均衡。因此，在保证栅极去耦的前提下，Rg应尽可能地小。
3）Rg=8.5Ω，适当增大Ls，且使Ls1=Ls2时，漏极电流iD波形如图7所示。
由图7可知，引入适当大小的源极电感，当电流突变时，在电感上会引起附加的di/dt，它能够通过调整器件的栅极电压阻止动态电流的进一步不均衡，大大改善了并联两管的动态均流特性。然而，这种方法增加了器件开关时的损耗，而且源极电感过大会引起器件的开关时间过长而不利于高频使用。因此，多管并联时可以引入适当的源极电感，又不宜太大。
4 结语
当功率MOSFET多管并联时，最根本的方法是选用内部参数完全一致的进行并联，通过紧密布局和器件的对称布局来减少杂散电感，消除寄生振荡。在实际使用中为了最大限度地获得并联均流，应该从以下几方面考虑：
1）选用同型号同批次的器件加以并联；
2）使用同一个驱动源和独立的栅极电阻消除寄生振荡；

    3）电路布局对称并尽可能紧凑，连线长度相同且减短加粗并使用双股绞线；
4）适当增大Q值和选取适当大小的Ls/Lx，通过匹配外围电路最大限度地获得并联均流结果。



欢迎光临 DIY编程器网 (http://diybcq.com/) Powered by Discuz! X3.2