DIY编程器网

标题: 多核DSP结构与超核DSP结构概述 [打印本页]

作者: admin 时间: 2014-10-10 08:16
标题: 多核DSP结构与超核DSP结构概述
Internet爆炸性的增长，线路网络与分组网络的加速融合，对通信设备和应用提出了一系列新的要求。目前的线路交换技术是在Internet时代之前很久设计的，由于它们只对通话业务进行优化，已不能支持当今成指数增长的数据业务。为此，服务提供商正在部署分组网络(Internet协议)和信元网络(ATM)，并从老式设备转向以分组交换为中心的软交换技术和媒介网关。
本文旨在帮助那些正在构建分组交换技术的公司解决在设计新型网络时遇到的众多难题中的一个问题：如何管理好有关语音、传真以及数据的众多协议。这些产品需进一步扩容来满足中心局的要求，而且必要有足够的灵活性来适应新标准和应用，动态地支持语音、传真、数据协议。快速上市的捷径包括使用与第三方应用软件紧密结合的最新的DSP技术。这里又引出了新的难题：如何选择合适的DSP结构。
制造商在设计多信道、多协议共用资源时，有多种DSP可供选择。这些DSP不仅在结构上存在差别，而且制作用的固体工艺也不尽相同。本文并不想对市场上可利用的全部DSP作详尽比较，而更多集中在基本结构的一个重要区别及其对通信设计的影响。下面准备讨论的基本结构是多核DSP与超核DSP。
DSP技术
DSP供应商通常按产品系列对DSP分组。每个系列以特定DSP芯核为基础，根据内存和外围电路的变化组成衍生品种。固体技术的发展让DSP制造商有可能在单个硅片上安置多个芯核，创建了多核DSP。这些器件含有多个独立芯核，每个芯核有自己的存储器，仅在某些情况下访问共享存储器。
在推出多核DSP的同时，某些新设计采用不同的方案来分配可利用的硅片空间，这就是超核DSP。目前的超核DSP内置单个、强功能、长指令字的32位处理单元，且备有大容量内存以及与外部RAM无缝粘接逻辑。这些器件是可进行并行处理的单核单元。随着时间的推移，目前的这种超核DSP会出现在多芯核封装中，这与过去顶级芯核被制作在目前的多芯核封装中极为相似。
由于目前多核DSP采用了老式、低性能芯核，其售价比超芯核DSP低。初看起来，使用廉价的器件更经济实用，然而与超核带来的灵活性、功能性与高密度相比，这是一种短期的优势。
DSP选择方案的比较
在通信设备的众多要求中，首先要考虑扩容性，以符合中心局的要求;足够的灵活性，适应新的标准与应用;以及对语音、传真以及数据多种协议的支持。设备设计人员在组建基于DSP的多信道、融合接入解决方案时有两种选择：多核结构或超核结构。
为了比较起见，考虑设计一个能支持E1范围(30通道)语音，传真、数据同时呼叫的设备，其呼叫的组合不存在任何统计上的多路复用假设。这就是说，能支持30路语音呼叫、或30路传真呼叫，或30路数据呼叫的最极端条件以及任何混合呼叫(如10路语音、10路传真、10路数据)。Texas Instruments 出品的两种DSP：C54X多核结构与C62X超核结构，都能满足上述要求，下面就以此两种产品为基础进行比较。
C5420与C5421是以双100MIPS处理器芯核为基础制作的，其差别主要是内存容量不同。C5421具有两芯核共享的128KW代码存储器，此外，每个芯核还备有64KW数据存储器。由于内存空间有限，128KW程序存储器容纳不了产品所需的全部协议。器件也未提供外存连接措施，如果真的需要外存，可采用昂贵的零等待态SRAM的变通解决方案。如果系统想要处理融合事务，C54X有限的资源需要增添额外的芯片。
C54X的资源要求本例讨论支持V.90调制解调器E1范围解决方案的资源因素，选择V.90是因为它所需的协议资源最广。每个C5420/21芯核最多能支持3个V.90数据泵。V.42与V4.2-bis ECDC(误码校正与数据压缩)协议另需额外的资源，这已超过C5420/21所能提供的功能。简单的计算表明，至少需要5个C5421芯片(3通道/芯核╳2芯核/每片╳5片=30通道)。然而，由于C5421的内存有限，需要额外的芯片来解决融合事务。例如，在某一给定时间，假定E1范围全部信道都是调制解调器呼叫，这表明5个C5421芯片的全部10个芯核都在执行相同的调制解调器软件。如果此时有2个调制解调器呼叫停止，代之以1个语音呼叫和1上传真呼叫，那么芯片就没有足够的内存来同时支持调制解调器、语音与传真机三种软件的执行。其结果是需要第6个DSP来弥补C5421程序存储器的不足。
再举一个例子，如果开始是30个调制解调器呼叫，切断其中20个代之以10个传真机与10个不同声码器的呼叫，系统将要进行大量的信道交换和程序下载。为了避免更多的备用芯片(超过已增加的第6个DSP)，上一级主控软件(在控制器上执行)将重新安排每个C54X芯片上的软件，将信道重新路由给更紧急的服务。例如，管理软件将试图建立1个“V.90”C5421 DSP、1个“传真” C5421 DSP、以及1个语音 C5421 DSP。这种广泛的交换与路由管理将芯片数保持6片以下，但必然使系统管理复杂化，也降低了系统的性能。传真信道与调制解调器信道在重新路由时可能被切断或重新连接，而语音呼叫易受噪声与抖动的干扰，调制解调器的吞吐率也要打折扣。
考虑到支持调制解调器呼叫终端需6个DSP芯片和另加的ECDC处理器，这里推荐一种设计方案，它由两个并行的、包含3片C5421模块组成，每个模块拥有自己的一个控制处理器，这两个模块合在一起由一个上级控制器管理。
C62X资源要求
C62X系列基于单个高性能芯核，备有大容量内存与几乎无限制地访问外存的能力。访问廉价的SDRAM简单可行。因此在并运行时间内，语音、传真与数据所需的全部协议可驻留在C62X的存储器空间，可省去C54系列所要求的额外DSP。当然，C62X也不是十全十美的。至少按“每个DSP"论,C62X系列的功耗比C54X系列略大。然而按“每个信道”进行比较，由于C62X的芯片密度高、功率被分配到较多的信道上，因此两者的功相差不大。TI公司计划在2001年初，将降低这两种新产品的功耗。
由于C62X超核具有并行处理能力和几乎无限的可利用存储器，它的设计比C54X要简单得多。全部需要的协议可驻留在芯片的存储器空间，无需动态代码下载或信道重新路由。如同C54X解决方案，其驱动因素是满足管理E1范围的V.90调制解调器。TI的C6202可管理15个完整的V.90调制解调器(包括ECDC 层)，因此E1由2片C6202支持。双C6202设计有效地减少了50%的元件数，免除了控制器的分层结构以及相应管理软件。
产品的升级
产品的升级受下面两个因素的制约：DSP产品的发展安排和标准与协议的可能变更。
C5420可自然升级至C5421，C5421不仅提供更多的存储器，而且改善了操作粒度，每个芯核使用同一个程序存储器。然而升级很可能需要改写控制器上交换与信道路由软件的部分代码;C6202有更自然的向C6203升级的途径，C6203在代码与引脚上与前者兼容，支持更高密度的融合内存池。无需更改DSP或控制器中的软件。V.92调制解调器标准已在6月份公布。新的对称调制解调器标准将需要更多的存储器资源。不仅新的V.92标准需要支持，而且原先的V.90标准也是需要的，以对已安装的老式Modem提供支持。增加存储器不会影响C6203的设计，而添加新的或升级后的协议使C54X设计复杂化。不仅如此，还要根据芯核间的路由方式和每个芯核应执行那些软件来改写管理软件。就语音/传真/调制解调器协议的更改需要更多的处理资源而言，超级芯核6203无疑更能满足处理能力的要求并在操作粒度方面不必用任何处理器资源。反之，由于C54X每个芯核可利用的资源有限，在提供不同的路由与交换
算法时需改写管理软件。多信道、多协议融合接入设备的设计人员可选用多芯核DSP，抑或较高性能的超级芯核DSP。在多芯核结构的功率优势与超级芯核结构的可扩展性、多功能性以及升级能力的优势之间权衡利弊关系。综合上述分析得出这样的结论，根据支持真正融合(语音、传真、调制解调器)的能力、扩展至载体级密度、简化主处理器要求以及更能适应标准与应用的变更等诸方面因素，超级核DSP无疑是较佳的选择。

欢迎光临 DIY编程器网 (http://diybcq.com/)