DIY编程器网

标题: 基于VHDL的感应加热电源数字移相触发器设计方案 [打印本页]

作者: admin 时间: 2014-10-10 08:16
标题: 基于VHDL的感应加热电源数字移相触发器设计方案
目前，国内大容量全固态感应加热电源非常缺乏，中频及超音频感应加热电源研制水平还比较底。其电路大多采用模拟控制电路，其中整流桥移相触发电路通常采用模拟型锯齿波增益可调电路，逆变输出负载端多采用CD4046进行模拟控制。本文设计了一套感应加热电源中三相整流桥的数字移相触发器。
1问题描述
三相整流桥的电路结构如图1所示。

在电力电子中，通常将三相电的一个周期分为6个触发换相区[1,4]。整流桥采用晶闸管，晶闸管是可控开关器件，开通晶闸管必须具备两个条件：(1)阳极和阴极之间外加正向电压；(2)门极(控制极)与阴极之间被施加触发脉冲。调整触发延迟角θ即可实现对整流输出功率的控制。
2算法基本思想及改进策略
在模拟型移相触发器中，触发脉冲的延迟通过改变锯齿波的斜率实现。通过增益调节实现对锯齿波斜率的改变，从而达到移相的目的。本文设计的数字触发器通过改变计数脉冲频率的方法来实现移相。
本文采用VHDL语言进行算法编程[2]，控制器采用Altera公司EP2C5T144C8。整个方案硬件分为：同步电路[3]、反馈环节、驱动部分。A、B、C三相的同步电路结构相同。同步电路[3]结构如图2所示。

同步电路由低通滤波器和限流电阻组成。由于低通滤波器的存在，会导致三相电的相移，由于后级每一个光耦的输入都是两路同步电路的输入。因此低通滤波器导致的相移可以抵消。要合理选择同步电路的参数，尤其是电容的参数，电容不易过大。电阻的选择要考虑与后端光耦的匹配。同步信号经过光耦隔离转换为数字信号后送入FPGA。
由于FPGA的IO标准是3.3V,因此要驱动晶闸管还需要进行放大处理。本电源中采用脉冲变压器。感应加热电源负载部分的IGBT逆变桥由DSP控制，DSP采用TMS320F2812,DSP控制IGBT逆变桥跟踪负载上的信号频率，监测IGBT的温度，根据IGBT的温度通过反馈环节给前端FPGA一个可控频率方波，从而确定移相角的大小，构成闭环系统。可控频率方波则直接决定着移相角的大小。
2.1算法介绍[3]
三相整流桥调功算法部分可以分为同步信号预处理、移相模块、脉冲配置模块三部分。
6路同步信号经过光耦隔离后转换为方波送入FPGA芯片内，由于光耦固有延迟的存在，所以光耦输出的方波信号边沿变化缓慢，如图3所示。

由于同为两相电压产生的两路同步信号，频率、幅度相同，相位差半个周期。为了节省芯片资源，可将同两相电压产生的两路同步信号进行异或处理，异或处理之前要对两路同步信号进行“打拍”处理，两路同步信号“打拍“的次数决定着负脉冲的宽度，仿真波形如图4所示。plusea0与plusea1打拍后，作异或运算及仿真结果。

移相模块电路结构如图5所示。移相触发模块由T触发器、两个逻辑门和计数器组成。当计数器输入由‘0’变成‘1’时，计数器开始计数。当计数溢出时，送出窄脉冲进位信号导致T触发器输出高电平，从而实现对计数器的复位，等待下一个脉冲到来时重新计数，实现了循环计数自动清零功能。

经过移相仿真后波形如图6所示。相位移动角度为θ，相位移动的参考基准是异或门的负脉冲，即得到的触发时刻是相对于同步信号延迟θ角后的时刻。

三相电的一个周期包含6个换相区，若晶闸管脉冲触发模块采用单脉冲触发，经实验发现，当电网电压波动时，会出现漏触发现象。
2.2改进策略
本算法中脉冲触发模块的设计由触发相区判断单元和触发脉冲单元两部分构成。判断单元的作用是根据前级电路触发器输出的6路提示信号(如图7中q1~q6)，判断当前移相角所应对应的换相区间。脉冲触发单元是根据判断单元结果决定所需要触发的晶闸管对。　本算法中采取锁相环倍频措施，将脉冲触发模块的同步时钟在系统时钟基础之上进行倍频处理，本系统中主时钟为20MHz,脉冲触发模块同步时钟倍频至100MHz,算法中采用多脉冲连续触发的方式，即换相触发时刻到来时，由触发脉冲单元在高频时钟的同步下，连续触发相应的晶闸管，确保不出现漏触发现象。仿真波形如图7所示。

触发脉冲单元根据判断单元送出的6路当前触发提示信号，对应相应的晶闸管进行连续触发。脉冲触发单元输出的六位信号经过脉冲变压器分别对应触发图1所示晶闸管的标号。
3实验结果
从仿真结果看：触发脉冲稳定连续，能够满足使用要求。采用双通示波器能够清晰地看到对应的两个触发脉冲(实验中采用的示波器是AgilentDSO3062A)。通过仿真和相应波形测试证明：该数字触发器简单可靠，产生的脉冲稳定、连续、抗干扰能力强。本系统正应用于200kW大功率感应加热电源的三相全控整流桥。

欢迎光临 DIY编程器网 (http://diybcq.com/)