赛灵思推出的一款工具——System Generator for DSP,为算法开发人员和系统架构师从Simulink PC模型转向实时FPGA硬件实施技术提供了一种高效、直观的方法。这种具有高抽象层的设计工具在赛灵思和eVS工程师联合开展的设计项目中发挥了关键作用。该项目的目标就是利用System Generator for DSP推出一款适用于采用Xilinx FPGA的汽车车道偏离警告系统的图形处理算法,旨在提高整体性能,降低成本,并缩短开发时间。
System Generator工具概述 System Generator for DSP设计工具运行于Simulink中。它采用赛灵思面向Simulink的DSP模块集,并将自动调用赛灵思CORE Generator工具生成高度优化的DSP构建块网表,能通过 Simulink 库浏览器访问赛灵思DSP模块集。库浏览器可从标准的MATLAB工具栏中启动。构建DSP系统可用的DSP构建块有90多个,此外还包括FIR滤波器、FET、FEC内核、嵌入式处理内核、存储器、算术块、逻辑块以及按位块(bit-wise block)等。每个块都实现了周期精确和位精确,可就延迟、面积与速度性能优化、I/O端口数、量子化以及取整等对其逐一进行配置。