DIY编程器网

标题: 基于FPGA的高速并行Viterbi译码器的设计与实现 [打印本页]

作者: admin 时间: 2014-10-12 17:56
标题: 基于FPGA的高速并行Viterbi译码器的设计与实现
针对319卷积编码，提出一种Viterbi译码器的FPGA实现方案。该方案兼顾了资源消耗和译码效率，通过有效的时钟和存储介质复用，实现了高速并行的译码功能，并利用Verilog语言在Xilinx ISE 6．2中进行了建模仿真和综合实现。
基于FPGA的高速并行Viterbi译码器的设计.pdf

欢迎光临 DIY编程器网 (http://diybcq.com/)