DIY编程器网

标题: 电信应用基于FPGA的功耗优化解决方案 [打印本页]

作者: admin 时间: 2014-10-12 18:43
标题: 电信应用基于FPGA的功耗优化解决方案
　　引言

　　针对中心机房功耗越来越大的问题，某些电信运营商制定了采购设备功耗每年降低20%的目标。半导体是功耗问题的关键所在，其解决方法是重新设计芯片实施和交付方案，而最新一代FPGA可以说是主要的推动力量。通过采用基于 40nm的半导体最新制造工艺以及创新方法来优化这些复杂的器件，设计人员能够在单芯片中集成更多的功能。这不但降低了总功耗，而且还可以降低后续工艺节点每一相应功能的功耗。

　　TPACK便是能够充分发挥低功耗优势的公司之一，它是世界上最大的电信系统供应商之一，可提供基于Altera Stratix IV FPGA的运营商级以太网芯片解决方案。Altera高性能、低功耗技术与TPACK高度集成复杂器件专业技术相结合，将为系统供应商提供低功耗的芯片方案，供他们在此基础上持续提高带宽容量，并完成更智能的处理。

　　此外，TPACK提供的芯片解决方案可以导入到最新的FPGA中，进一步降低功耗。最终实现的系统不但大大降低了目前的功耗，而且在未来几年中，仍能满足继续降低功耗的要求。

　　解决功耗挑战

　　在前沿硅片技术中处理功耗问题涉及到多种方法，包括工艺、体系结构和设计优化等。下面介绍开发功耗优化方案时采用的工艺优化、体系结构优化和设计优化方法。对功耗进行优化的关键方法是可编程功耗技术，根据一定的设计要求，可选择性地接通或者关断每个逻辑阵列模块(LAB)、存储器和数字信号处理(DSP)模块，从而降低功耗。

　　工艺优化

　　在针对功耗而优化Altera 40nm FPGA的各种技术中，每一种都有各自的优缺点：

　　■ 逻辑门多层氧化(三重氧化)

　　每个晶体管以静态功耗换取速度

　　■ 多阈值电压

　　每个晶体管以静态功耗换取速度

　　■ 低k金属间绝缘

　　降低动态功耗，提高性能。

　　■ 超应变硅

　　电子和空穴移动能力提高30％

　　功耗和性能达到平衡

　　■ 铜互联

　　提高性能，减小IR降。

　　体系结构优化

　　电信线路卡根据到达数据包流量来进行路由选择。它需要高性能外部存储器来缓冲数据包，同时进行路由选择。Stratix IV FPGA提供动态片内匹配(OCT)功能，降低了线路卡功耗。在将数据包写入存储器时，动态OCT功能禁止写操作并行匹配，从而降低了静态功耗。

　　设计优化

　　根据设计要求，可编程功耗技术可以使每一个可编程LAB、DSP模块和存储器模块工作在高速或者低功耗模式下。没有针对功耗进行优化的FPGA中，模块以最高速率运行来支持关键时序通路。而应用Altera的可编程功耗技术后，阵列中除了设计为关键时序通路的LAB，其他LAB都可以设置为低功耗模式。只把关键时序通路设置为高速模式，从而有效降低了功耗。

　　Altera进行创新的另一关键技术是具有功耗预知能力的 Quartus II开发软件综合以及布局布线引擎。这一降低功耗的方法对设计人员而言是透明的，可以通过简单的编译设置来实现。设计工程师把时序约束作为设计输入过程的一部分来进行设置，对设计进行综合以满足性能要求。Altera和第三方工具为每一逻辑自动选择所需的性能，通过功耗预知布局布线和时钟来降低功耗。

　　最终设计满足了设计人员的低功耗要求，他们可以选择最低程度或者最大程度优化，后者可最大限度地降低功耗，但是编译时间较长。根据设计和所选择的优化程度，结果会有所不同。这一功能的目的是不需要设计人员的干预便能够降低功耗，同时对设计性能的影响最小。

　　通过Quartus II开发软件优化功耗

　　Altera Quartus II 软件功耗优化涉及到三个步骤。首先进行“功耗预知”综合。功耗预知意味着软件可以减少每个时钟周期中要访问的RAM模块数量，还可以重新安排设计，以减少触发频率较高(或者易受干扰)的逻辑。

　　功耗预知综合之后，Quartus II软件对信号进行布线，减小电容，建立高功效DSP模块配置，完成功耗预知布局布线。Quartus II软件中的PowerPlay功耗优化功能指导适配器使用额外努力选项，利用专门的功耗体系结构特性，对设计进行功耗优化。使用时序约束，Quartus II软件可保证设计中的关键通路在性能上达到最优，而时序不重要的通路在功耗上最优。

　　发挥FPGA的优势

　　基于FPGA而不是代工线制造工艺进行芯片开发，可使专用芯片产品充分利用芯片制造的最新开发技术，来实现高功效解决方案。芯片供应商TPACK称这一方法为SOFTSILICON，使用Stratix IV FPGA为电信系统供应商提供运营商级以太网数据包处理、流量管理和设计包映射芯片解决方案。

　　SOFTSILICON概念不但能够开发容量更大的新芯片，而且还降低了现有设计的功耗。如图1所示，TPACK的运营商级数据包引擎基于不同工艺尺寸的每一代Stratix系列FPGA，提供集成运营商级以太网数据包处理和流量管理功能。

图1 降低现有芯片解决方案的功耗

　　从 Stratix过渡到Stratix II FPGA，TPACK将运营商级数据包引擎容量从6Gbps (TPX2000)提高到20Gbps (TPX3100)，降低了1Gbps交换容量的相对功耗。通过将这一解决方案从Stratix II导入到Stratix III FPGA (TPX3103)中，功耗降低了近40％。

　　SOFTSILICON方法的功耗优势主要体现在以下两个方面：采用最新的FPGA平台，每Gbps以更低的相对功耗提供更大的交换容量；现有设计导入到最新的FPGA平台，进一步降低功耗。这些优势有助于满足现在以及今后运营商对低功耗的严格要求。

　　发挥SOFTSILICON的优势

　　FPGA的优势使SOFTSILICON方案受益，不仅如此，FPGA还为标准无厂模式提供其他芯片开发方法，帮助专用芯片供应商满足系统供应商和运营商的需求。

　　FPGA 以前用于实现相对较少的功能(置入到ASSP中)或者作为“胶合逻辑”连接两片不兼容的ASSP。但是在最近几年，更多的复杂芯片方案尝试采用 FPGA，TPACK就是最早这样做的公司之一。通过SOFTSILICON，TPACK提供了真正的ASSP 替代方案，具有更好的性能，特别是在功耗上。在这方面，集成也发挥了重要作用。在单芯片中集成更多的功能可以减小电路板面积，降低功耗，还可根据需要灵活更新解决方案，迅速修复故障。此外，需着重指出的是，ASSP集成的不足之处是出现故障的风险随复杂度的升高而增大，而对于FPGA来说，则可迅速纠正这些故障，降低了集成的外在风险。

　　图2显示了TPACK芯片方案不断发展，它在SONET/SDH和光传送网 (OTN)技术中集成了面向连接的以太网交换和流量管理功能，满足了新出现的数据包光传送网(P-OTN)的需求。这些解决方案基于Stratix III和Stratix IV FPGA，支持高度集成的器件，充分发挥了TPACK在运营商级以太网交换、流量管理和数据包映射上七年多的工作经验，以及在提供高度集成解决方案上成熟可靠的优势。

图2 集成数据包传送解决方案

　　使用通用线路卡构建高功效系统

　　从以上讨论中可看出，在系统设计中使用SOFTSILICON产品具有功耗优势。而且，如果系统设计采用了通用线路卡，SOFTSILICON还能够进一步降低功耗。图3显示了可以实现的某些特性。

图3 单芯片支持多种特性

　　通用线路卡或者多功能线路卡基于SOFTSILICON和可插拔光模块。可以根据需要来定义不同的接口和逻辑，因此，多种应用中能够使用同一种线路卡硬件设计。例如，在某一应用中，线路卡通过NG-SONET/SDH数据包映射支持以太网，而在另一应用中，它支持运营商级以太网交换和流量管理功能。要实现这些功能，所需要的就是具有各种选项的线路卡设计，以及多个SOFTSILICON FPGA镜像，在上电过程中对底层FPGA平台进行编程。

　　结论

　　运营商对降低功耗的要求非常高，可满足这一需求且容易实现的解决方案将大受欢迎。Altera的40nm Stratix IV FPGA、TPACK在SOFTSILICON上的专业技术以及通用线路卡方法可满足系统设计所需，其大容量数据包传送解决方案满足甚至超越了客户需求，同时还突出了产品优势，能够及时应对各种需求，尽快将产品推向市场。

欢迎光临 DIY编程器网 (http://diybcq.com/)