DIY编程器网

标题: 利用RLDRAM II存储器提高网络设备性能 [打印本页]

作者: admin 时间: 2014-10-13 17:23
标题: 利用RLDRAM II存储器提高网络设备性能
如今语音、数据和视频数据流的融合无疑给网络系统设计师带来了极大的挑战。随着今后应用要求的不断提高，下一代网络(NGN)设计和新的宽带平台必须能在严格的带宽和时延条件下提供更强的系统性能。为了满足设计师的要求，一种特别的存储器技术——RLDRAM(低延时DRAM) II脱颖而出，已经成为适合网络应用的高性价比解决方案。
RLDRAM II是一种先进的存储器解决方案，采用专门针对高速运算进行优化的8个Bank结构和为增加带宽的双倍数据速率I/O。这两大关键特性为实现随机访问所需的持续高带宽和高数据速率提供了很大的灵活性，这也正是实现复杂NGN架构所需要的。
RLDRAM II架构
RLDRAM II架构由8个专门针对高速数据传输优化的Bank构成。与典型的4个Bank的DRAM架构相比，这种8个Bank架构的Bank尺寸小了许多。减小Bank尺寸可以使RLDRAM II器件获得较高的峰值带宽，同时减少随机访问冲突的可能性。这些器件支持每秒28.8Gbps的峰值带宽，最大时钟速度为400MHz。

图1：RLDRAM II模式寄存器位分配图。

         RLDRAM II器件分两种类型，分别是分离I/O(SIO)和公共I/O(CIO)：SIO架构的地址和数据总线是分开的，这种架构支持读和写周期之间最高的总线周转时间，因此可以消除总线竞争；CIO架构提供公共的地址和数据总线，这种架构被认为对于读或者写占总线操作最高百分比的应用是最佳配置，CIO架构还具有高性能存储器件中可能是最少的管脚数量。

总之，SIO和CIO架构都可以提供以下特性和功能，这些特性和功能可以用模式寄存器设置(MRS)命令进行设置：

1. 2、4和8可编程突发长度；

2. 25到60可编程输出阻抗以匹配HSTL或SSTL I/O；

3. 智能片上终结(ODT)功能，可以在高速系统设计中产生更好的信号完整性；

4. 片上延时锁定环，支持精确的输出数据安排；

5. 所有速度等级条件下业界最快的周期时间(tRC=15ns-20ns)；
6. 完全兼容IEEE1149.1 JTAG边界扫描。

性能和工作模式
         RLDRAM II技术可以提供标准DRAM所没有的许多独特的特性和功能。
         为了保证最优的功能，RLDRAM II存储器有一个非常特别的上电和初始化过程。一旦器件加电后，通过访问MRS并输入合适的数据以控制RLDRAM II存储器工作模式，即开始初始化过程。MRS可对配置、tRC、突发长度、地址复用、片上DLL、I/O阻抗匹配和ODT有关的所有活动编程。图1就是模式寄存器的位分配图。(注：上电顺序和初始化过程用的专门指令可参考RLDRAM II数据手册和设计指南。)

图2：RLDRAM II性能和总线使用率。

      当工作在非复用模式时，RLDRAM II器件可以用来支持SRAM类型的接口。在这种模式下，RLDRAM II器件还可以在一个时钟周期内接受完整的地址，因此无论突发长度是多少，都能获得最高的性能。对引脚数量敏感的控制器设计还可以使用复用寻址模式。在复用地址模式下，地址在两个连续的时钟周期内提交给RLDRAM II器件。这样能减少控制器一端所需的引脚数量，有效地减少到一半的引脚数量。复用寻址模式时所需的地址和Bank信号都要比DDR和DDR2 SDRAM器件少，同时其地址总线仍能兼容这两种器件。
      除了以上这些特性外，9、18和36位宽数据总线可以提供实现奇偶校验/ECC所需的额外的位，奇偶校验/ECC是网络和通信应用所要求的。另外，片上DLL可以消除时钟和数据之间存在的较大片上偏移。根据所设计的系统复杂性不同，JTAG测试功能可能变得非常重要。RLDRM II存储器提供按照IEEE1149.1-2001标准运行的串行边界扫描测试访问端口(TAP)、指令寄存器、边界扫描寄存器、旁路寄存器和ID寄存器。根据应用的需要可以打开或关闭JTAG功能。打开或关闭这些特性和功能的专门指令可参考RLDRAM II数据手册和设计指南。
接口和信号描述
      RLDRAM II器件的内核需要2.5V和1.8V电压，I/O电平是1.8V或1.5V。这些器件提供可编程的输出阻抗，因此可以兼容HSTL和STL I/O配置，输出缓冲器也能被编程以匹配所设计的系统阻抗。需要注意的是，电压和温度变化会引起输出阻抗的变化，因此需要进行随时更新。对系统来说这些更新是透明的，不会影响RLDRAM II器件的正常工作。
      因为RLDRAM II产品系列支持的工作速率高达400MHz，因此系统设计师必须仔细仿真和分析所有信号、终结、电压和PCB布局，才能获得尽可能最佳的信号完整性和时序裕量。省略这些分析将会产生边缘设计，导致整个系统出现问题。
突发长度、Bank和性能的关系
      值得注意的是，设计师必须选择突发长度(2,4或8)和合适数量的Bank才能获得最优的总线使用率。tRC定义了任意一个Bank被访问的频繁程度，而突发长度则用来确定新Bank访问所需的频繁程度。这两个变量都可以用模式寄存器编程设置。使用不同突发长度的SIO和CIO器件之间的性能差异如图2所示。

表1：现有的RLDRAM II产品列表。

在1:1读写比例下，对于4和8字的突发长度，SIO RLDRAM II可以达到100%的总线使用率，这种情况一般出现在帧和数据包缓冲应用中。极端情况下，总线使用率会降至50%。对于CIO器件，在2字突发长度和1:1读写比例时，总线使用率最低，为67%，其他情况下的使用率都更高。4字长度的使用率不低于80%，8字突发长度的使用率为89%。16字和32字数据连续操作可达到更高的总线利用率，分别是94%和97%。即使是使用CIO总线，总线周转周期也会因为最优数据时序安排而变得更小。使器件的写延时(WL)比读延时(RL+1)长一个周期就实现。
RLDRAM II适合的应用
RLDRAM II作为高性能、低延时的存储器，适用于：
1. 核心和边缘路由器
2. 企业和运营级内容交换机和路由器
3. 城域接入、城域多业务和可扩展的城域汇聚平台
4. 蜂窝基站
5. 网关
6. 网络设备
7. 无线局域网接入和汇聚点
8. SONET/SDH用户端(CPE)系统
9. 安全过滤处理器
11. 网络附属存储(NAS)平台
12. 存储区域网络(SAN)平台

欢迎光临 DIY编程器网 (http://diybcq.com/)