DIY编程器网

标题: Beeprog+ dataio电路及分析 [打印本页]
作者: liyf    时间: 2014-12-21 18:04
标题: Beeprog+ dataio电路及分析
Beeprog+的dataio电路部分和其他的编程器的有所不懂，可以参看另一贴。下面是我看板抄的电路，供大家分析下。

从图上可以看出和其他的有点相像，但是又有很大的不同
图中的钳位电路多出了个电阻与电容的串了，pin端口加了sp720做的esd保护，上拉的电位这里只是用vcc带，实际肯定不是这个，该是vpp的比较合理
有两个问题：
1、这里的电阻与电容的串联实现的功能
2、电阻和电容的并联实现的功能
这两个问题供大家讨论，讨论中学到知识
作者: shangdawei    时间: 2014-12-22 10:00
littelfuse_tvs_diode_array_sp720_datasheet.pdf.pdf (963.24 KB, 下载次数: 16)

SP720 Series 3pF 4kV Diode Array





作者: liyf    时间: 2014-12-22 14:06
shangdawei 发表于 2014-12-22 10:00
SP720 Series 3pF 4kV Diode Array

是这个，主要取决于V十，非常理想的esd芯片
作者: 电子    时间: 2014-12-24 08:19
支持中，努力挣钱！
作者: dwl65    时间: 2014-12-26 20:38
高啊
作者: 古道热肠    时间: 2014-12-28 21:48
串联电容，对脉冲相当于短路，高频脉冲，FPGA端口到PIN引脚是47欧。
作者: tcqinzh    时间: 2014-12-28 22:13
支持中，望高手上来解答一下
作者: liyf    时间: 2014-12-29 08:18
古道热肠 发表于 2014-12-28 21:48
串联电容，对脉冲相当于短路，高频脉冲，FPGA端口到PIN引脚是47欧。

还没说完，大家继续
作者: program    时间: 2016-7-28 22:03
现在FPGA 大多最高IO 电压为3.3V,很少有之前的可以到5V的, 现在也还有TTL 电压的芯片需要烧录,当然COMS可以兼容TTL,但哪位有推荐可以到5V IO 的FPGA芯片.
作者: program    时间: 2016-7-28 22:03
现在FPGA 大多最高IO 电压为3.3V,很少有之前的可以到5V的, 现在也还有TTL 电压的芯片需要烧录,当然COMS可以兼容TTL,但哪位有推荐可以到5V IO 的FPGA芯片.
作者: program    时间: 2016-7-28 22:04
现在FPGA 大多最高IO 电压为3.3V,很少有之前的可以到5V的, 现在也还有TTL 电压的芯片需要烧录,当然COMS可以兼容TTL,但哪位有推荐可以到5V IO 的FPGA芯片.
作者: program    时间: 2016-7-28 22:08
liyf 发表于 2014-12-29 08:18
还没说完，大家继续

楼主继续.....
作者: 喜欢电台    时间: 2016-8-29 14:56
继续等待 学习一下
作者: iopjklbnm    时间: 2016-9-7 15:19

感谢楼主  多发点银子吧
作者: 古道热肠    时间: 2016-9-16 21:51
如果FPGA配置成输出时，应该是OC门输出，输出高电平，OC门相当于开路，此时由上拉电阻22K提供高电平信号到相应的引脚，此时高电平电压与芯片VCP相同。如果输出低电压时，OC门拉低，编程引脚的电压由22K和1.3K分压构成接近20比1了，所以输出 低电平时，FPGA也能将锁紧座的对应引脚拉成低电平的上限制以下的。
作者: 古道热肠    时间: 2016-9-16 21:52
如果FPGA配置成输出时，应该是OC门输出，输出高电平，OC门相当于开路，此时由上拉电阻22K提供高电平信号到相应的引脚，此时高电平电压与芯片VCP相同。如果输出低电压时，OC门拉低，编程引脚的电压由22K和1.3K分压构成接近20比1了，所以输出 低电平时，FPGA也能将锁紧座的对应引脚拉成低电平的上限制以下的。
作者: 古道热肠    时间: 2016-9-16 21:57
如果FPGA配置为输入时，待编程芯片必然是输出，输出高电平如果超过3.3V时，由BAV70芯片钳位，然后加到芯片的输入引脚不会超过3.6V.
如果输出是低电平，通过1K电阻和300欧加到FPGA引脚上也是低电平，接近0V的。
作者: 古道热肠    时间: 2016-9-16 21:57
如果FPGA配置为输入时，待编程芯片必然是输出，输出高电平如果超过3.3V时，由BAV70芯片钳位，然后加到芯片的输入引脚不会超过3.6V.
如果输出是低电平，通过1K电阻和300欧加到FPGA引脚上也是低电平，接近0V的。
作者: uuuxxx    时间: 2016-9-18 00:24
银子银子。。。
作者: uuuxxx    时间: 2016-9-18 00:24
银子银子。。。
作者: uuuxxx    时间: 2016-9-18 00:25
银子银子。。。
作者: uuuxxx    时间: 2016-9-18 00:25
银子银子。。。
作者: uuuxxx    时间: 2016-9-18 00:26
银子银子。。。
作者: iopjklbnm    时间: 2017-1-22 09:39
银子银子银子银子
作者: czc    时间: 2017-1-25 15:21
赚点银子来了
作者: czc    时间: 2017-1-31 21:15
过来看看。。。。
作者: shangdawei    时间: 2017-4-22 17:50


总结一下

串联电容，对脉冲相当于短路，高频脉冲，FPGA端口到PIN引脚是47欧。

如果FPGA配置成输出时，应该是OC门输出，
输出高电平，OC门相当于开路，此时由上拉电阻22K提供高电平信号到相应的引脚，
此时高电平电压与芯片VCP相同。

如果输出低电压时，OC门拉低，编程引脚的电压由22K和1.3K分压构成接近20比1了，
所以输出低电平时，FPGA也能将锁紧座的对应引脚拉成低电平的上限制以下的。


如果FPGA配置为输入时，待编程芯片必然是输出，输出高电平如果超过3.3V时，
由BAV70芯片钳位，然后加到芯片的输入引脚不会超过3.6V.

如果输出是低电平，通过1K电阻和300欧加到FPGA引脚上也是低电平，接近0V的。

作者: shangdawei    时间: 2017-4-22 17:56
shangdawei 发表于 2017-4-22 17:50
总结一下

串联电容，对脉冲相当于短路，高频脉冲，FPGA端口到PIN引脚是47欧。

上拉电阻 22K 原来在这个帖子里面

beeprog+编程器全驱动--PULLUP、PULLDOWN部分探讨
http://www.diybcq.com/thread-99206-1-1.html
(出处: DIY编程器网)

作者: madmike    时间: 2018-4-25 17:48
楼主给力，我给你点赞
作者: maithon    时间: 2018-4-30 20:57
这个主要是补偿带宽，实际线路对地有杂散电容，并上电容，可以提高驱动信号的带宽。
作者: sblpp    时间: 2018-5-4 15:02
谢谢分享！
作者: FlashPT    时间: 2020-1-9 08:54
thanks for explanation.
作者: apexmicaa    时间: 2020-1-21 17:42
支持一下！！！！
作者: apexmicaa    时间: 2020-1-21 17:57

支持中，努力挣钱！
作者: qiujiefu3    时间: 2020-5-5 23:37
支持中，努力挣钱！
作者: maithon    时间: 2020-5-15 07:57
驱动电路简单，但高效。
作者: maithon    时间: 2020-5-15 08:19
结合多篇帖子看IO H/L驱动应该不是OC驱动。是全驱。
作者: liyf    时间: 2020-5-15 09:45
maithon 发表于 2020-5-15 08:19
结合多篇帖子看IO H/L驱动应该不是OC驱动。是全驱。

这些都是分解出来的，全驱的一部分
作者: muelfox    时间: 2021-6-8 14:03
谢谢分享, 一切为了银子



欢迎光临 DIY编程器网 (http://diybcq.com/) Powered by Discuz! X3.2