由Taray公司开发，Cadencer的客户可通过原始设备供应商（OEM）协议获得，这一独一无二的联合解决方案提供了优化的correct-by-constructionFPGA引脚分配，它可使PCB布线过程中减少引脚优化迭代次数，同时减少将FPGA整合PCB设计所需的层数。Allegro FPGA System Planner通过FPGA引脚自动分配，还缩短了公司应用FPGA在PCB系统上模拟ASIC的时间。
对于日益增长的数据吞吐量以及越来越多的功能，其产品导致大量引脚数的FPGA具有具有高速IO的需求。这些FPGAs还具有更高级的存储器接口、更低的功耗，从而解决客户对开发更加“绿色”的产品需要。使用这种更大容量、更多功能和先进高速接口的FPGA，在PCB系统中、以及在PCB上使用FPGA进行ASIC.模拟的数目正在增加。 Cadence公司OrCAD和Allegro FPGA System Planner面向那些将FPGA用于PCB系统而面临挑战的系统公司和IC公司。
该技术在一系列可扩展解决方案中均可获得，从OrCAD FPGA System Planner到Allegro FPGA System Planner L, XL 以及GXL，并与OrCAD Capture, OrCAD PCB Designer，Allegro Design Entry HDL 和 Allegro PCB Design产品紧密整合。FPGA System Planner缩减了将FPGA整合到PCB的时间，通过FPGA资源的最佳化使用，增强了FPGA的性能，并通过减少密集布局、复杂和大量引脚数的 FPGA所需的PCB层数从而降低了PCB的生产成本。
“Cadence 公司的FPGA System Planner一个创新的解决方案，面向那些面临将现今大量引脚数目、复杂的FPGA整合到PCB设计流程挑战的设计团队”Cadence公司副总栽Charlie Giorgetti,说道，“这正是我们的客户期待从我们这里获得的能够缩短PCB上有大量引脚数目的FPGA的设计周期并降低管理风险的那种技术、自动化和创新。
