DIY编程器网

标题: 基于FPGA的双通道汽车涡轮增压叶片温度采集卡研制 [打印本页]

作者: admin 时间: 2015-4-27 19:35
标题: 基于FPGA的双通道汽车涡轮增压叶片温度采集卡研制
一种应用于汽车涡轮增压器叶片温度检测的双通道数据采集卡，该卡由峰值检测、串行A/D构成模拟电路和由FPGA构成整个数字电路而组成。重点设计了FPGA内部串并转换电路和FIFO，经仿真和实验验证，串并转换和FIFO的应用大大简化了采集卡的复杂程度，提高了系统的可靠性和稳定性，在信号高速处理方面具有一定的应用价值。

0引言

涡轮增压近年来是一个热门话题，早些年主要是大众汽车推出了一些涡轮增压车型，比如宝来、帕萨特车型就都是涡轮增压的典型代表。最近两年，涡轮增压有方兴未艾之势，不仅大众以及通用品牌推出了小排量的1.4TSI涡轮增压和1.6T涡轮增压动力，就连一些自主品牌也纷纷大打涡轮增压的好牌。

涡轮增压实际上是一种空气压缩机，通过压缩空气来增加进气量。它是利用发动机排出的废气惯性冲力来推动涡轮室内的涡轮，涡轮又带动同轴的叶轮，叶轮压送由空气滤清器管道送来的空气，使之增压进入气缸。当发动机转速增快，废气排出速度与涡轮转速也同步增快，叶轮就压缩更多的空气进入气缸，空气的压力和密度增大可以燃烧更多的燃料，相应增加燃料量和调整发动机的转速，就可以增加发动机的输出功率了。

汽车上安装的涡轮增压器在全负荷工作状态下其转速可达每分钟8万到12万转。工作温度高达600～900℃，如图1.而涡轮叶片会产生1000℃的高温，可以说它的工作条件最为恶劣。

图1 涡轮增压发动机引擎排气管工作状态

看到这些涡轮增压工作时的照片，就不难理解配置涡轮增压发动机的车为什么容易自燃了，这就是一块烧红的铁，不出事故则已，一旦燃油泄漏，沾上高温工作中的涡轮增压器，瞬间高温会引燃汽油，继而导致爆炸。为什么会产生这么高的温度呢？因为涡轮增压器温度=废气温度+涡轮快速转动摩擦温度+进气空气压缩温度。不难理解涡轮烧红是正

常工作状态。改善这一工作条件的办法就是散热，涡轮本体内部有专门的机油通道（散热和润滑）和水道，通过油冷和水冷双重散热，降低增压器的温度。

1双通道涡轮增压叶片温度采集卡

针对上述情况，对增压器散热尤其重要，所以设计一套根据增压器工作温度不同而做相应调整的冷却系统。这套系统的难点在于对涡轮叶片温度的采集。在数据采集系统中通常采用并行数据总线方式进行控制信号传输和数据交换。在以往的设计中，大量使用中小规模集成电路及分立元件搭建总线数据采集和控制功能模块，不仅占用较大的印制板面积，而且设计工作量大，时序控制复杂，采集速度不理想。

将FPGA应用到该系统的设计中可以有效地解决上述问题。FPGA可以实现许多中小规模集成电路的功能，因此可以有效地减少印制板上功能模块的面积，同时减少系统体积。利用FPGA的在线编程和仿真功能可以模拟系统各类信号的时序，大大提高设计效率。所以设计了基于FPGA的双通道温度数据采集卡，原理框图如图2所示。整个采集系统分为采集模块、高速缓存模块、逻辑控制及接口模块三大部分。

图2 双通道温度采集原理框图

采集模块由信号调理电路、双通道转换开关、A/D转换电路组成；高速缓存模块由FIFO及其控制电路组成，逻辑控制及接口模块由FPGA实现。双通道外部信号先进入调理电路，再经放大、滤波等处理后，在经转换开关切换后，送到高速A/D进行数据转换。双通道模拟信号被顺序转换为数字信号，并按照通道编号的不同在数据后附加通道信息存于FIFO中。整个过程由FPGA控制完成，并通过ISA总线与计算机通讯，利用FIFO允许两个端口同时访问的性能，由计算机在高速采集进行的同时将已采集的数据取走，实现数据的高速连续采集。
2采集卡的逻辑控制作用
2.1基于FPGA的连续采集控制逻辑的实现

高速连续数据采集系统，需要A/D、高速缓冲及总线接口之间有良好的时序匹配。针对这一问题，本文选用现场可编程逻辑门阵列（FPGA）来解决这一问题。采用FPGA之后不仅大大提高了系统的可靠性，同时也很好地增加了系统的集成度。作为数据采集系统的控制核心，FPGA实现的逻辑功能有：产生A/D的工作时序、实现控制字所对应的功能、控制数据的存储和传输、提供总线的接口逻辑。其内部的逻辑模块可以分为时钟分频模块、传输控制及数据存储模块、总线逻辑接口模块三部分。FPGA对应的逻辑结构如图3所示。

图3 FPGA内部逻辑框图

命令状态控制逻辑是整个FPGA的指挥中心。它主要工作在于控制A/D转换过程、采样方式控制、时钟分频、串并转换和FIFO读写控制，使采集卡工作时独立于计算机，降低对系统资源的占用。这个过程中，时钟分频模块采用一个高精度时钟源经计数器分频得到的脉冲序列来实现采样方式控制、串并转换、FIFO读/写时钟控制，分频数由参数设置。传输控制及数据存储模块，由串行AD转换出来的数据经FPGA进行串行到并行转化，转化后的并行数据再送到FPGA内部FIFO存储单元中，以备计算机实时读取。总线逻辑接口模块实现整个采集系统同总线的数据交互。在这一模块中，通过地址译码，获取计算机的读写指令，并将这些指令传送给相应的逻辑模块和系统元件；采用锁存器加译码电路的方式，将计算机送来的控制字转化为具体的逻辑控制时序，实现其对应的功能。

2.2串并转换

随着芯片集成度和工艺水平的提高，串行A/D（尤其是高精度串行A/D）转换芯片正在被广泛地采用。串行A/D转换芯片以其引脚数少（常见的8引脚）、集成度高（基本上无需外接其他器件）、价格低、易于数字隔离、易于芯片升级，本设计采用了BB公司生产的12位高速差分输入微功耗ADS7818，AD转换后的数据经光电隔离后送入FPGA进行串行到并行转换后送到FIFO中。采用Quartus II图形设计输入方法，图4所示为串行转并行原理及仿真图。

图4 串行转并行原理及仿真图

16位串入并出移位寄存器74LS673，寄存器片选端CS的控制是由计数器74161计数13次为一次AD转换时间起始的，R/W是由别一片74161计数12次来控制寄存器一次串行转并行读与写，SER是A/D转换的数据输入端。B0至B11的12位并行数据最后送到FIFOE中。

2.3高速缓存

如何将A/D转换后的数据及时完整地经过总线传送给计算机，是能否实现高速连续采集的关键环节。采用FIFO高速缓存技术，可以很好地解决这个问题。FIFO常用于数据的缓存和容纳异步信号的频率或相位的差异，使用FIFO可以在两个不同的时钟系统之间快速准确地传输实时数据。它是一种特殊功能的存储器，数据以达到FIFO输入端口的先后顺序依次存储在存储器中，并以相同的顺序从FIFO的输出端口送出，所以FIFO内数据的写入和读取只受读/写时钟和读/写请求信号的控制，而不需要读/写地址线，其内部结构如图5所示。

图5 FIFO内部结构图

从硬件角度分析，FIFO存储器本质是一块双端口数据内存，一个端口用于将数据存入FIFO；另一个端口用于将数据从FIFO中取出。FIFO的相关操作可以看作是2个指针的定位，写指针指向要写的内存部分，读指针指向要读的内存部分。FIFO控制器通过外部的读/写信号控制这2个指针移动，并由此产生FIFO空信号或满信号。所以硬件上来实现FIFO存储器，一般采用双端口的SRAM单元来存取数据。利用二进制计数器实现指针对SRAM的存储器地址的操作。异步FIFO存储器使用了2个时钟信号分别控制存储器的读操作和写操作，数据由某一个时钟域的控制信号写入FIFO，而由另一个时钟域的控制信号将数据读出FIFO.与同步FIFO存储器相比，它的读/写指针的变化由不同的时钟产生，是完全独立的，因此其时序控制更为复杂。本文直接调用其FPGA芯片内部可编程的底层硬件资源，完成高速异步FIFO存储器设计的思路和方法，提出了一种基于Altera公司的cyclone系列FPGA芯片，在OuartusII设计平台下，编译实现的高速异步FIFO存储器模型。图6所示为参数化双时钟FIFO仿真图。

图6 参数化双时钟FIFO仿真图

读/写时钟异步使得FIFO存储器的输入和输出数据速率不相等，在读操作时钟频率高于写操作时钟频率时，可能出现“读空”状态；当写操作时钟频率高于读操作时钟频率时，可能出现“写满”状态。图6选取第2种情况进行仿真。从波形图中可以看到存储器中状态信号的变化过程，及输入和输出的数据波形，验证了读/写过程的正确性，异步FIFO存储器的设计符合要求。

3结束语

本文研究了基于FPGA串行数据的采集和存储技术，设计了双通道汽车涡轮增压叶片温度数据采集卡，并对该卡数据传输和存储进行了深入的研究和仿真测试，结果均达到理论要求，达到了设计指标。本采集卡在整个冷却系统中具有举足轻重的地位，具有很好的应用前景。

欢迎光临 DIY编程器网 (http://diybcq.com/)