DIY编程器网

标题: 连续脉冲信号延迟线的实现 [打印本页]

作者: liyf 时间: 2011-6-3 19:30
标题: 连续脉冲信号延迟线的实现
摘要：用VHDL语言设计一个连续脉冲信号延迟线，通过对连续脉冲信号的可控延迟来仿真脉冲多普勒雷达对动目标的跟踪回波包络，分析并建立了直接采样法的系统模型。
关键词：VHDL，CPLD，雷达回波，延迟线

1 引言
在延迟控制系统及目标跟踪仿真测试系统等应用系统中，要使用脉冲延迟器来实现脉冲信号延迟控制功能。传统的延迟继电器无法满足大动态范围、高精度以及高速实时控制等诸多系统要求。现有的专用脉冲延迟器件（如AD9500/9501等）虽然在精度、速度方面可以保证，但对于比较大的动态范围实现比较困难，而且在连续脉冲信号的延迟时间逐渐减小时，无法实现负增量延迟。针对以上问题，我们采用VHDL对CPLD进行编程，通过直接采样法实现大范围动态连续脉冲信号可控延迟功能。
2 系统功能
本系统拟定对频率范围在200～600kHz的TTL电平脉冲序列进行延迟处理，延迟范围600ns～170μs，分辨率为100ns。延迟精度3），共8块，此时选用EPF10K50E比较合适，电路板设计采用Mentor Graphic EDA产品，CPLD设计采用Altera的MaxplusII。为了延迟系统能尽量独立工作，采用主动配置方式设计系统，选用Altera的EPC2电可擦除EPROM来配置系统。电路PCB及电路实物图略。
5 系统仿真
完成设计后，用MAX+PLUS II软件进行后仿真，仿真结果如图7所示。

从图7可以看出，输入信号与输出信号延迟可变，输出的脉冲信数与输入的脉冲个数相等。符合设计要求，满应用需要。
6 结束语
本设计不同于现有的延迟电路，它可以对实时连续信号进行大范围动态延迟，不但可以实现正增量延迟，更重要的是可以实现负增量动态延迟，这为雷达回波模拟提供了可能，同时延迟范围不局限于通常延迟电路小于一个脉冲周期的延迟时间，在不丢失脉冲的前提下，实现了多周期大范围动态延迟。该方法不但可以完成TTL电平信号的大范围动态延迟，而且只要适当增加位深度，就可以将该方法用于对模拟信号进行采样延迟，为各种信号大范围实时动态延迟提供了很好的思路。

参考文献

1 侯伯亨，顾新编著.VHDL硬件描述语言与数字逻辑电路设计.西安：西安电子科技大学出版社，1999，1
2 曾繁泰，陈美金著.VHDL程序设计.北京：清华大学出版社，2001，2
3 林敏，方颖立编著.VHDL数字系统设计与高层次综合.北京：电子工业出版社，2002，1

欢迎光临 DIY编程器网 (http://diybcq.com/)