DIY编程器网

标题: 基于高帧频CCD数据采集处理系统的设计 [打印本页]

作者: liyf 时间: 2012-1-16 17:03
标题: 基于高帧频CCD数据采集处理系统的设计

　　引言
　　电荷耦合器件CCD(Charge Coupled Devices)可以将光信号的强弱转化为势阱中电荷量的多少，从而实现光电转换。它在图像获取领域中的应用必然要对CCD输出数据进行采集处理。针对该高帧频相机设计要求，CCD器件选用Sarnoff公司的VCCD512H。结合CCD多路输出的特点，选用高速双通道A／D芯片AD9942对输出模拟信号进行分时转换，并利用FPGA系统资源丰富的特点，将CCD的系统控制和数据缓存集成在一片FPGA内，简化了系统逻辑设计。
　　1 系统组成
　　完整的成像系统由光学系统、焦平面电路和数据采集处理电路三部分组成。这里就数据采集处理分为：A／D转换电路和缓存及控制时序设计电路。输入图像经光源照射后，通过物镜成像在CCD光敏元件阵列上，CCD通过驱动电路完成电信号的读出。在控制电路的作用下，CCD输出信号进行缓冲放大，并经A／D转换电路进行数字化处理。通常同步采样的数据由控制信号控制双口RAM实现数据存取，为了简化电路，以Xilinx公司的FPGA(XQ2V3000)作为数据采集控制的核心，由其产生CCD驱动信号、A／D控制信号并实现数据存取。系统组成方框图如图1所示。

　　3．1．2 A／D功能实现
　　多路模拟信号的同步采样一般有两种实现方法：一种为多个A／D转换器同时进行转换；另一种为仅有一个A／D转换器，各通道同时采样，然后分时转换。针对该系统，AD9942的像素时钟可以达到40 MHz，且为双通道同时转换，故采用分时转换即可实现系统要求，且可以节省成本。实际应用中将CCD的16通道分成上下两个半帧，上半帧8个通道分时复用AD9942的A通道进行A／D转换，下半帧8个通道分时复用B通道进行A／D转换。
　　硬件电路实现时，需要将CCD输出的每一路模拟信号通过采样保持电路，对模拟输入信号准确采样，并将采样结果保持一定时间，通过两个8选1模拟开关，分别送到A／D变换器的A通道和B通道。分时复用实现原理图如图3所示。

　　3．1．3 高速A／D与FPGA接口实现
　　AD9942采样率达到40 MHz，由FPGA提供像素时钟、行同步、帧同步信号，但是这么高的时钟在线路板中是一个潜在的威胁，它既容易干扰其他器件，又容易被其他器件干扰。AD9942的数字输出属于并行，2个40 MSPS、12位数据流，如此高速数据传输与存储容易使数字系统中出现竞争冒险和亚稳态，因此首先在A／D的数据输出引脚和FPGA的输入引脚之间串联100 Ω的电阻，用来削弱高速数据线在0，1之间变换产生的毛刺和数据线之间的干扰。其次，在FPGA内部对A／D的数据线和锁存时钟的使用应严格按照器件手册上的建立时间和保持时间来设计，否则容易产生亚稳态。
　　3．2 FPGA实现A／D控制、数据缓存
　　3．2．1 FPGA器件选择
　　现场可编程门阵列FPGA(Field Programmable Gate Array)集采样控制、处理、缓存、传输控制、通信于一个芯片内，编程配置灵活，开发周期短，系统简单，具有高集成度、体积小、功耗低、高速、I／O端口多、在线系统编程等优点，在只需要简单数据处理的情况下，FP-GA能够提供比专用高速DSP更好的解决方案，并且特别适用于对时序有严格要求的高速多通道数据采集系统。特本设计在实际应用中以FPGA作为数据采集的控制核心，实现CCD多通道模拟信号的采集和处理。为实现系统控制与数据缓存一体化的设计，该系统采用的XQ2V3000是Xilinx公司推出的Virtex-Ⅱ系列的FPGA，它内部有丰富的资源，包括三百万个门，448 Kb的分布RAM，96个乘法器，96×18 Kb的Block RAM，12个数字时钟管理器(DCM)，720个可配置I／O引脚，最高内部工作频率达300 MHz。
　　3．2．2 ADC控制信号
　　AD9942内部寄存器由6条外部配置线进行写入，分别为两条32位数据线SDATA_X(SDATA_A，SDATA_B)包括8位地址、24位数据(用于AD工作状态控制)；两条位同步信号SCK_X(SCK_A、SCK_B)；两条控制有效信号SL_X(SL_A、SL_B)。数据信号在A／D变换前，即帧同步和行同步信号开始前，SL—X为低电平时由FPGA写入A／D寄存器，并控制其工作状态。仿真时序图如图5所示。

　　最终经过对AD9942的各项控制信号和FPGA数据缓存地址的仿真，仿真结果正确并符合技术手册的各项要求。
　　4 结语
　　这里介绍了一种基于FPGA控制的CCD高速数据采集处理系统的原理和实现。由于创新性的将系统控制和数据缓存集成在一片FPGA内，并将多路CCD模拟信号通过分时复用一片AD9942实现了模／数转换。从而提高了系统的集成度，而且采用FPGA完成整个系统的主体设计具有速度快、设计灵活、保密性好和维护方便等优点，有效地解决了全系统控制同步问题。通过仿真结果测试，该系统可以稳定的工作，A／D转换速率可以达到40 Mb／s，帧频实现300帧／s，可以为CCD应用向高速、小型化、智能化、低功耗方向发展提供借鉴意义。

欢迎光临 DIY编程器网 (http://diybcq.com/)