DIY编程器网

标题: 一种基于DDS+PLL的Chirp-UWB信号产生方案 [打印本页]

作者: liyf 时间: 2012-1-16 17:12
标题: 一种基于DDS+PLL的Chirp-UWB信号产生方案

　　0 引言
　　同传统的脉冲超宽带(IR-UWB)相比，线性调频超宽度(Chirp-UwB)以其发射效率高，频带选择灵活，抗多径能力强，容易实现模拟匹配检测等突出优点，已逐渐成为超宽带技术领域的研究热点。
　　然而，对于宽带Chirp-UWB信号的产生一直是个难题。利用直接数字合成(DDS)产生可以获得高线性度、高稳定性的信号波形，但是由于模数转换器(DAC)速度的限制以及输出幅度受SINC衰落的影响，其输出信号带宽一般最高为100～200 MHz。利用模拟锁相环(PLL)虽可以产生很宽的带宽，可是受PLL自身惰性环节的影响，调频时间慢，转换速率低，且因其受锁相精度及压控振荡器(VCO)电调线性度的影响，还需要进行非线性补偿，这使电路趋于复杂。本文提出一种基于DDS+PLL的Chirp-UWB信号产生方案。该方案把频率稳定度好，输出频率分辨率高，频率转换速度快，相位噪声低的DDS与模拟PLL结合，取长补短，可以获得高频率分辨率、快的信号建立时间、低相位噪声和宽输出频率范围的高质量Chirp-UWB信号。
　　1 系统结构
　　DDS结合PLL产生Chirp-UWB信号的系统结构如图1所示。

　　这种鉴相器由两个D触发器、一个与门和两个电流源构成，不仅可以鉴相，也可以鉴频，同时由于它采用电流源输出，克服了电压输出型鉴频鉴相器增益变化的不足。该鉴相器的输出电流与相位误差关系为iout=Kdθe／Rb，其中：Rb为鉴相器电压电流转换器固有的跨阻。分频器的作用是将VCO产生的输出信号频率除以N，然后输入鉴相器与参考信号进行比较。仿真时，直接采用ADS提供的元件Divide by N来实现，设其分频比N=70。
　　2．3 低通滤波器
　　环路滤波器的设计是锁相环设计的关键。本设计中需要跟踪一个频率斜升信号。根据锁相原理，要跟踪此类信号，必须二型以上环路。本设计中环路滤波器采用四阶二型无源环路滤波器，由于电荷泵型鉴相器的输出为电流，所以该环路等效于一个二阶有源比例积分滤波器加两级辅助滤波。辅助滤波用于滤除参考信号馈通。环路传输函数F(s)可以近似表示为：

为5～10倍ω3，ω5为3～8倍ω4，而ω1的选取则是保证环路幅频响应在ft处过零点。在ADS环境下，对模型中各元件大致设定一个初值及优化区间，然后进行优化设计，即可得到各元件值。最终锁相环开环响应如图3所示。

　　式中：ω0为VCO的自由振荡频率；KVCO为VCO增益(单位为rad／s／V)。
　　实际电路中，VCO的增益是非线性的。在ADS设计仿真中，为了更加接近真实电路，VCO的增益KVCO可以不设置为常数，而是根据输出频率不同，使用函数pwl()来进行数值拟合。经仿真对比发现，当锁相环锁定时，KVCO的细微波动并不会给仿真结果带来影响。为了便于通过观察VCO控制电压来考察输出信号的线性度，以下的仿真中KVCO设为固定值200 MHz／V。
　　3 结果分析
　　根据上面分析，在ADS环境下建立如图4所示的系统电路模型，该电路可以输出中心频率为7 GHz，带宽500 MHz的chirp-UWB信号。

　　3．2 利用Matlab读取ADS数据进行分析
　　对于Chirp-UWB信号的性能分析还有个重要的指标就是其自相关特性，然而在ADS环境下很难实现这样的分析。为此，本文利用Matlab读取ADS仿真数据来实现对信号自相关特性的分析。
　　ADS仿真输出数据可以存为一个ASCII格式的记事本文件。文件中每个数据均采用科学记数。其中，奇数个数表示时间，偶数个数表示信号。这样就可以用Matlab程序来读取仿真数据，如图6所示为信号自相关结果。从该图可以看出，信号相关性能很好，由此证明这种基于锁相环的Chirp-UWB产生的电路性能较好。

　　4 结语
　　首先利用ADS，对Chirp信号的产生电路进行建模和仿真，然后利用Matlab读取ADS仿真数据，对系统性能进行分析，由此证明本文提出的基于DDS+PLL的宽度Chrip-UWB信号产生方案，可以产生线性度高，自相关特性好的Chrip-UWB信号。该信号产生方案已经成功应用于某超宽带通信系统中。

欢迎光临 DIY编程器网 (http://diybcq.com/)