DIY编程器网

标题: ARM内核基本结构 [打印本页]

作者: liyf 时间: 2012-1-16 18:41
标题: ARM内核基本结构

　　ARM内核有4个功能模块T、D、M、I，可供生产厂商根据不同用户的要求来配置生产ARM芯片。
　　其中：T功能模块表示16位Thumb，可以在兼顾性能的同时减少代码尺寸。M功能模块表示8位乘法器。D功能模块表示Debug，该内核中放置了用于调试的结构，通常它为一个边界扫描链JTAG，可使CPU进入调试模式，从而可方便地进行断点设置、单步调试。I功能模块表示EmbeddedICE Logic，用于实现断点观测及变量观测的逻辑电路部分，其中的TAP控制器可接入到边界扫描链。
　　下面以图1为例，简单介绍一般ARM芯片的内核结构。
　　由图1可知，ARM芯片的核心，即CPU内核（ARM720T）由一个ARMTTDMI 32位RISC处理器、一个单一的高速缓冲8KB Cache和一个存储空间管理单元（MMU）所构成。8KB的高速缓冲有一个四路相连寄存器，并被组织成5＼2线四字（4×5＼2×4字节）。高速缓冲直接与ARMTTDMI相连，因而高速缓冲来自CPU的虚拟地址。当所需的虚拟地址不在高速缓冲中时，由MMU将虚拟地址转换为物理地址。一个64项的转换旁路缓冲器（TLB）用来加速地址转换过程，并减少页表读取所需的总线传送。通过转换高速缓冲中未存储的地址，MMU就能够节约功率。通过内部数据总线和扩展并行总线，ARM可以和存储器（SRAM／Flash／Nand－Flash等）、用户接口（LCD控制器／键盘／GPIO等）、串行口（UARTs／红外IrDA等）相连。

　　图一个典型的ARM芯片架构
　　由此可以看出，一个ARM720T内核基本由以下四部分组成。
　　（1）ARMTTDMI CPU核。该CPU核支持Thumb指令集、核调试、增强的乘法器、JTAG以及嵌入式ICE。它的时钟频率可编程为18MHz、36MHz、49MHz、74MHz。
　　（2）存储空间管理单元（MMU）与ARM710核兼容，并增加了对Windows CE的支持。该存储空间管理单元提供了地址转换和一个有64项的转换旁路缓冲器。
　　（3）8KB单一指令和数据高速缓冲存储器以及一个四路相联高速缓冲存储器控制器。
　　（4）写缓冲器Write Buffer。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）

欢迎光临 DIY编程器网 (http://diybcq.com/)