3 使用Xilinx嵌入式开发工具EDK设计IP核??? 嵌入式开发软件EDK为设计人员提供了自动化设计向导—— Base System Builder(BSB),可以指引工程师快速完成整个设计过程。使用BSB创建工程,在创建完成之后使用EDK自带的CIP(Create and Import Peripheral Wizard)添加用户自定义IP核,生成的用户IP核保存在EDK工程目录下的pcore文件夹。用户IP核目录如图5所示。
??? 将设计的Verilog文件复制到IP核目录下相对应的hdl文件夹下,启动ISE开发平台并打开devl文件夹中的工程文件,在Sources for Implementation中显示的结构如图6所示。图中,adsfifo.vhd是IPIC的描述文件,user-logic.v(或 user_logic.vhd)可以实现用户IP核功能设计。需要在adsfifo.vhd中加入必要的端口声明与逻辑设计,使PLB控制器与用户IP设计端口进行相应的连接。设计完成后在ISE平台中对该IP核进行综合并仿真。综合后查看FPGA器件的资源使用情况,如表1所列。