DIY编程器网

标题: 用并行DSP内核实现SDR平台新飞跃 [打印本页]

作者: liyf 时间: 2012-1-27 20:12
标题: 用并行DSP内核实现SDR平台新飞跃

手机和基站芯片的开发成本不断上升，加上标准的迅速变化和日趋复杂，使无线系统设计已成为耗资越来越大的高风险业务。但随着软件无线电(SDR)技术平台的出现，OEM和ODM现在有机会以较低的成本设计出电池寿命更长的终极多模手机，同时不必对基站和接入点设备进行大刀阔斧式的升级。
基本的SDR处理平台要求具备通用系统的多功能性，但没有低性能和软件开发负担大的缺点；同时还要求SDR处理平台具有专用系统的强大能力，但没有开发成本高和不灵活的缺点。
新一代DSP技术有望使这种创新的SDR平台成为现实，它是通用与专用系统的混血儿。这种经过验证的DSP技术以高度并行的方式，将软件可编程处理器和一个可重配置硬核结合在一起，后者还可根据不同应用重新配置。现在，WCDMA或CDMA2000等3G标准提出了高密集计算的新要求，该任务在过去一直由昂贵而不具灵活性的专用内核承担。新一代DSP架构可在每个时钟周期内进行重新配置，通过将某一专用指令集切换为另一专用指令集，从而能在单一时钟周期内支持多个3G无线应用。另外，该DSP还集成了针对各种重要的基带处理功能的专用模块，从而使性能进一步提升。

图1：第一代及第二代SDR设计架构图。

SDR亟待提高灵活性和速度
长期以来，SDR面临的一大挑战是基本的处理硬件必须支持不断变化、不断增加和速度越来越快的无线接口。例如，3GPP Release 5中的HSDPA规格特别难以实现。随着WiMax的出现、需要支持具有无缝移动性的融合式Wi-Fi/蜂窝接入、DVB-H和其它标准，使SDR面临更严峻的挑战。
功能的增多也使问题进一步复杂，面临的挑战是把可编程性与良好的性能相结合，但传统的硬件设计对此无能为力。未来的手机可能提供多达10个不同的、以前是由单机完成的功能，比如便携电子邮件、数码相机、MP3播放机、GPS、电视和游戏机。
上述难题都迫使SDR提高对基本处理硬件的要求。但目前的SDR技术为了满足无处不在的多模基带处理需求，必然要在成本、功率和体积之间作较大的折衷。所以在过去几年中，人们一直为如何实现ASIC、FPGA、DSP和可重配置处理器的最佳组合而争论不休。
目前的基带处理方案是将带有无线modem内核的ASIC模块与一个通用DSP相结合。尽管ASIC仍是进行大量芯片级处理时最有效率的选择，但却是灵活性最低的解决方案。ASIC一般执行物理层基带处理任务。传统的DSP通常用于可编程话音编码器(Vocoder)和前向纠错任务，但这些DSP解决方案不能处理高性能要求的应用。因而对于SDR平台来说，这些应用没有什么特别之处。
除了灵活性表现不佳，ASIC还给SDR解决方案带来一些不利之处：(1)它们必须针对最坏的处理情况进行设计；(2)它们的设计周期较长，拖延了产品的推出时间；(3)由于多模应用需要许多ASIC内核，所以导致成本上升；(4)在出带(tape-out)之后，不可能再对芯片进行修改。让ASIC设计支持新的标准或者增添功能，费用已变得令人难以承受——超过1,000万美元，而且需要一到两年的时间。
新DSP技术全面提升SDR的性能和灵活性
SDR的挑战以及目前方案的种种不佳表现，催生了新式、高度并行的可重新配置DSP技术。新一代的DSP技术是一种很有前途的方案，它将全面提升SDR的性能及灵活性。采用并行DSP架构将使SDR平台成为能够满足下一代3G手机和更先进手机对于多处理的严格要求。
未来的蜂窝电话将融合各种功能，这意味着它将需要支持各种不同的无线接口和标准。目前的接口数量已接近12个，例如GPS、2G/3G Cellular、UWB、RFID、WLAN、Zigbee、WiMAX、Bluetooth、DAB、DVB-H，而更多的通信标准和现有标准的升级版仍在不断推出。未来的手机不会为每个无线和通信标准都配备一个专门的功能模块，而将采用SDR平台。
这种创新的平台将全面革新先进无线系统的实现方式，它可以消除每个制式和频带上为支持数据、语音和视频服务而需要的多个单独无线电链路。它将使手机在软件的控制下在不同的标准之间进行切换，而相应的信号处理将能够完全在软件中执行。这种能力，加上可以空中下载新软件，将打造出一个高度灵活的系统，从而简化手机设计，以满足不同的标准并延长特定手机的可用寿命。
图1所示为两个SDR设计的构想图，它们具有不同的集成度。第一代架构解决方案将把数字基带(BB)功能整合到一个单独的处理器引擎之中，第二代设计将把RF和基带集成到一个单独的器件之中。目前已有支持第一代架构(MS1)的DSP解决方案，但支持单一的整合式架构——“理想的SDR”(MS2)的DSP解决方案，则要再等几年才会出现。
新一代MS1-16 DSP内核
Morpho Technologies提供一种高性能、低功耗DSP内核，它使手机设计人员完全在软件内对通信信号处理(即基带处理)进行编码。Morpho公司的MS1系列DSP内核，具有软件可重新配置特点，以及高度并行的计算能力，这使它能够轻松实现SDR。
图2的结构图显示了MS1-16内核的架构。MS1-16架构集中了一个可重新配置单元(RC)的高并行阵列和一个32位RISC处理器(mRISC)的优势。每个RC具有一个算术逻辑单元(ALU)、乘法与加法器(MAC)和逻辑单元，可以用于不同的无线应用，在单一时钟周期内从面向某专门应用的指令集切换到面向另一个专门应用的指令。对于3G无线片码速率处理任务，每个RC还包含一个特殊的CCU单元(complex correlation unit)。
除了基本的模块，MS1-16内核还提供一个完整的基带处理子系统。MS1-16具有用于基带处理的专门的、可编程嵌入模块，如：一个灵活的I/Q Buffer，一个可编程序列生成器(Sequence Generator)和一个可编程交错器(Interleaver)。而且，还有一套普通的外围模块使这个信号处理系统更加完整：多主AMBA AHB DMA 控制器、中断控制器和计时器。此外，MS1-16为调试和跟踪提供丰富的硬件支持。
软件开发环境
Morpho公司的软件开发工具基于产业标准的RedHat GNUPro工具套件，采用C/C++这种对于DSP程序师而言相当熟悉的编程语言。对RC阵列进行编程所使用的Morpho-C句法，是对C语言的扩展，以使并行处理更加容易进行。
Morpho的模拟工具为实现“虚拟平台”环境提供了一个平滑的过渡。虚拟平台是一种软件模拟环境，可以模仿硬件模拟系统的能力，并允许在获得任何硬件或SoC之前进行软件开发。虚拟平台利用标准台式电脑的优点来提供一种模拟系统，它具有足够高精确和速度，使大型软件的开发团队能够迅速测试和调试软件，而且不必共享关键的硬件平台。利用虚拟平台还可以根据对系统运行情况的分析来迅速地发展架构。另一个好处是，分散在各地的团队能够并行地开发软件，并能根据架构特点的开发进度保持同步。
基于MS1-16 DSP模型和其它系统级元件的虚拟平台，在一般的台式电脑上可以达到每秒100,000周期的模拟速度。在MS1-16模型中，通过在处理级而不是在信号级进行模拟，显著改善了模拟性能。
Morpho已经围绕Axys Design Automation公司的MaxSim模拟器对其虚拟平台进行了标准化MS1-16 DSP内核利用周期精确的行为进行模拟——周期精确性把模拟提前了一个完整的时钟周期，而不是每次只提前一个指令，因此优于指令精确的模式。MS1-16模型是即时响应周期(cycle-callable)的，允许在时钟边界上的几个元件模型之间实现同步，而不是在指令边界之上，因此使总体虚拟平台更加精确和适合于SDR架构检查和模拟。周期精确性对于确定是否能够满足实时约束条件已经越来越重要。
一个典型的SDR系统设计图，可由MS1 DSP内核、一个普通的32位RISC MPU和内存组成。它们之间的任务是这样分配的：MS1处理整个片码速率和符号传输率通信信号处理，而RISC控制器处理系统协调任务，以及任何相关的协议堆叠。由于MS1和RISC MPU都是完全软件可编程的，所以该系统满足一个理想SDR的需求。MS1和RISC MPU利用共享的DMA内存，通过邮箱方式相互通信。
本文小结
总之，SDR虚拟平台目前已经可以获得，而且预计将促进面向手机和无线基础设施设计的新型系统解决方案的出现。这种MS1-16 SDR虚拟平台提供了一个灵活的，易于开发、调试和分析的环境。Morpho公司的并行DSP IP内核是第一批有力革新SDR平台的可行方案之一，将取代目前手机设计的多ASIC解决方案。其独特架构可以使SoC设计人员利用它的高性能和低功耗优点，满足采用SDR技术的下一代手机的设计需求。
Nader Bagherzadeh博士
创始人兼技术顾问
Tom Eichenberg


      [/td]
      [/tr]

欢迎光临 DIY编程器网 (http://diybcq.com/)