|
ARM乘法指令完成两个数据的乘法。两个32位二进制数相乘的结果是64位的积。在有些ARM的处理器版本中,将乘积的结果保存到两个独立的寄存器中。另外一些版本只将最低有效32位存放到一个寄存器中。
无论是哪种版本的处理器,都有乘-累加的变型指令,将乘积连续累加得到总和。而且有符号数和无符号数都能使用。对于有符号数和无符号数,结果的最低有效位是一样的。因此,对于只保留32位结果的乘法指令,不需要区分有符号数和无符号数两种情况。
乘法指令的二进制编码格式如图7.1所示。
图7.1 乘法指令的二进制编码
表7.1显示了各种形式乘法指令的功能。
表7.1 各种形式乘法指令
操作码[23:21]
| 助记符
| 意 义
| 操 作
| 000
| MUL
| 乘(保留32位结果)
| Rd:=(Rm×Rs)[31∶0]
| 001
| MLA
| 乘-累加(32位结果)
| Rd:=(Rm×Rs+Rn)[31∶0]
| 100
| UMULL
| 无符号数长乘
| RdHi:RdLo:=Rm×Rs
| 101
| UMLAL
| 无符号长乘-累加
| RdHi:RdLo:+=Rm×Rs
| 110
| SMULL
| 有符号数长乘
| RdHi:RdLo:=Rm×Rs
| 111
| SMLAL
| 有符号数长乘-累加
| RdHi:RdLo:+=Rm×Rs
|
其中:
① “RdHi:RdLo”是由RdHi(最高有效32位)和RdLo(最低有效32位)链接形成的64位数,“[31:0]”只选取结果的最低有效32位。
② 简单的赋值由“:=”表示。
③ 累加(将右边加到左边)是由“+=”表示。
同其他数据处理指令一样,位S控制条件码的设置。当在指令中设置了位S时,则有以下结果。
① 对于产生32位结果的指令形式,将标志位N设置为Rd的第31位的值;对于产生长结果的指令形式,将其设置为RdHi的第31位的值。
② 对于产生32位结果的指令形式,如果Rd等于零,则标志位Z置位;对于产生长结果的指令形式,RdHi和RdLo同时为零时,标志位Z置位。
③ 将标志位C设置成无意义的值。
④ 标志位V不变。
| 注意
| 乘法指令不能对第二操作数使用立即数或被移位的寄存器。
|
7.1 MUL乘法指令
1.指令编码格式
MUL(Multiply)32位乘法指令将Rm和Rs中的值相乘,结果的最低32位保存到Rd中。
指令的编码格式如图7.2所示。
图7.2 MUL指令的编码格式
2.指令的语法格式
MUL{<cond>}{S} <Rd>,<Rm>,<Rs>
① <cond>
为指令编码中的条件域。它指示指令在什么条件下执行。当<cond>忽略时,指令为无条件执行(cond=AL(Alway))。
② S
S位(bit[20])决定指令的操作是否影响CPSR中的条件标志位N位和Z位的值。当S=1时,更新CPSR中的条件标志位的值;当S=0时,指令不更新CPSR中的条件标志位。
③ <Rd>
寄存器位目标寄存器。
④ <Rm>
第一个乘数所在寄存器。
⑤ <Rs>
第二乘数所在寄存器。
3.指令操作的伪代码
指令操作的伪代码如下面程序段所示。
If ConditionPassed{cond} then
Rd={Rm*Rs}[31:0]
If S==1 then
N flag = Rd[31]
Z flag = if Rd==0 then 1 else 0
C flag = unaffected
V flag = unaffected
| 注意
| 当程序计数器r15被用作<Rd>、<Rm>、<Rs>时,指令的执行结果不可预知;当目的寄存器<Rd>和<Rm>一样时,指令的执行结果不可预知;在ARM版本v5以后的体系中,在MULS指令执行结束后,标志位C保持不变,在v5以前的版本中,MULS指令执行后,标志位C结果不可预知。
| 4.指令举例
(1)R1=R2×R3
MUL R1, R2, R3
(2)R0=R3×R7,同时设置CPSR中N位和Z位。
MULS R0, R3, R7 |
|