一、项目概述
1.1 引言
示波器自1933年诞生至今已经有70多年的历史。它是电子电路设计人员用来观察波形的主要工具,它可以让设计人员直观的看到所要观测到的波形。因此,示波器在信号观测领域一直都扮演着非常重要的角色。传统的模拟示波器信号带宽频率受到阴极射线管的限制而不可能太高,难以测量慢速信号或单次瞬变信号,预触发功能难以实现和不便对波形数据进行数字处理分析等等,因而在许多应用领域中存在着局限性。随着科学技术的飞速发展,单次信号的捕捉,测量和研究越来越受到人们的关注和重视,在信息领域、高速计算机、高速数据通信和高速数字集成电路及其系统内,面临着硬件、软件、以及由软硬件共同作用而产生的偶发性故障,迫切需要更高速的示波器才能得心应手的解决这些难题。随着数字集成电路和高性能微处理器技术的发展,数字存储示波器(DSO)出现了。数字存储示波器整个系统的调节全部由微处理器在相应的软件支持下自动进行,包括自动设置、自动测量、自动校正、波形存储、计算机I/O和打印输出等一系列优点。数字存储示波器的出现开创了示波器的新纪元,它为示波器的智能化打下了坚实的基础,同时它还标志着示波器的发展进入了一个新的时代。
与此同时,波形发生器也是电子工程人员不可或缺的一种工具,常被称作信号发生器,在教学实验或实际工作中作为信号源为电路提供所需的激励信号,因而是一种必不可少的工具。现代新型信号发生器的研制都采用直接数字频率合成(DDS)技术进行,这种技术是第三代频率合成技术的标志,主要特点是计算机参与频率合成,既可以用软件来实现,也可以用硬件来实现,或者二者结合。
本设计研制的多用手持示波函数表基于美国ADI公司实验室电路CN0002和CN0156。CN0002提供了示波器的AD采集端电路,CN0156提供了函数发生器的解决方案,把两种实验室电路通过FPGA加以结合,制作出一种方便且便于携带的手持表。
2.信号发生原理DDS介绍
DDS的基本原理是利用采样定理,通过查表法产生波形。DDS的结构有很多种,其基本的电路原理可用图1来表示。
图1
相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs,加法器将频率控制字K与累加寄存器输出的累加相位数据相加,把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样,相位累加器在时钟作用下,不断对频率控制字进行线性相位累加。由此可以看出,相位累加器在每一个时钟脉冲输入时,把频率控制字累加一次,相位累加器输出的数据就是合成信号的相位,相位累加器的溢出频率就是DDS输出的信号频率。 用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址,这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出,完成相位到幅值转换。波形存储器的输出送到D/A转换器,D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。最后用低通滤波器滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。
本文的电路选用CN0156提供的方案,实现波形发生器的幅度调节,然后通过低通滤波器,把多余的杂波滤掉,最后利用运算放大器进行放大,使得电压符合要求,然后输出,另外通过检波电路输入到FPGA,进行闭环的调整。
3.4 系统软件流程
程序运行流程图
3.5 系统预计实现结果
制作一个实时采样率可以达到100MSPS,模拟带宽可以达到30M以上,带有一定存储深度,显示波形不失真,能够显示任意波形和产生频率可达到14MHZ,频率分辨率为0.1%,输出的电压幅度为0V~5V的三角波,正弦波,方波信号的手持的,便携的示波表。 |