中频解调电路中的I2C总线接口电路

liyf

                    ???? I2C总线(inter integrated circuit bus)由飞利浦公司于20世纪80年代研究开发。I2C总线接口电路其简单性和有效性而被广泛用于连接微处理器及外围设备。在电视中频解调电路中，二线制的I2C总线接口电路使得主控制器只需要2个引脚便可实现对解调电路所有功能的控制，且总线接口集成在器件中，各电路单元之间只需要最简单的连接，大大简化了电路板上的走线，减少了电路板面积，提高了其可靠性，降低了成本。
　　在该中频解调的接口电路中，基于I2C总线传输协议，通过对状态机与控制逻辑的优化设置，只需要1个3位的状态机便可实现电路的使能、启动、终止、应答、复位、选址等功能，电路得到了最优化，且通过地址选择位的增加，防止了芯片地址冲突，极大地改善了电路的可靠性及稳定性。
　　1 I2C总线的特点及数据传输
　　1．1 总线特点
　　I2C总线是由数据线SDA和时钟线SCL构成的双向串行总线，I2C总线上的所有节点，如主控器、外围器件、接口模块都连接到SDA，SCL上，在总线备用时，SDA和SCL都保持高电平，I2C不工作时SCL嵌位在低电平。为了使总线上所有电路的输出都能实现“线与”功能，I2C总线接口电路的输出端必须是漏极开路结构，输出端要接上拉电阻。
　　1．2 总线的数据传输格式
　　I2C总线数据传送格式按图1进行。首先由主控设备发出起始信号(S)，即SDA在SCL高电平期间由高电平跳变为低电平，然后主控器发送1个字节的数据。首先传送的是最高位(MSB)。在传输了每个字节之后，必须要有接收设备发出1位应答信号。




　　(1)起始信号与结束信号检测。起始信号与结束信号的检测由2个下降沿D触发器和1个反相器构成，如图3所示。D1在SDA从高电平跳变到低电平时触发，此时只有当SCL保持高电平时，STart才为1，即检测到起始信号。同理，D2在SDA从低电平跳变到高电平时触发，此时只有当SCL保持高电平时，Stop才为1，即检测到结束信号。




　　(5)并行端口的扩展。根据芯片功能的需要，设置了4组输出模式寄存器，分别为调整模式寄存器、备用寄存器、开关模式寄存器、数据模式寄存器。寄存器个数可根据芯片功能的需要进行并行扩展，由于每一组寄存器都对应着相应的子地址，所以每一组寄存器对应相应的时钟CPl，CP2，CP3，CP4和控制端C1，C2，C3，C4。这些时钟和控制端由1个带控制端的2／4译码器输出，所以每次只有1组寄存器工作，如图5所示。
　　(6)状态机与控制逻辑的设置与优化。状态机与控制逻辑作为I2C接口的控制中心，主要用于控制I2C接口电路的使能、启动、终止。图5给出寄存器组图的应答、复位、选址及中断请求等。通过对状态机与控制逻辑的优化设置，仅使用3位状态作为状态机的状态端，在满足更多功能的基础上，电路更易于实现。如图6所示，3个触发器的输出Q18，Q15，Q16为状态机的状态，Qd0～Qd8为移位寄存器的输出，HL91为移位寄存器的可控复位端，G111为地址检测位，HL22为应答位，C5，C6为移位寄存器与读状态寄存器的控制端。




　　在所有数据发送完毕后，接收器发送应答信号给主控制器，响应结束后，主控制器发送停止信号(P)，结束数据传送。
　　3 仿真结果
　　通过VHDL的程序编写，对I2C模块进行了分析综合，得到如图8、图9的仿真结果。




　　在写状态时，寻址位后的读／写位为0，C6一直为低电平，即读状态寄存器不工作，在开始后的第8个时钟，移位寄存器将SDA的数据并行移出，第9个时钟时，应答位HL22变为低电平。在读状态时，当传完7位寻址位和“1”方向位时，C5变为低电平，C6变为高电平，读状态寄存器工作，可将内部总线状态读进来。
　　在读／写2种状态下，I2C控制模块都能很好地实现I2C总线的开始、停止、读、写、响应等功能，仿真结果正确，完全符合I2C总线标准和电路预期的要求。
　　4 结 语
　　目前，I2C总线已作为一种标准广为人们接受，除了带有I2C总线的单片机和一些常用的外围设备器件，在电信、电视、音像等产品中都有成套的I2C总线器件。
　　随着大量串行数据的传输，I2C总线的传输速率已提升为高速模式，可达到3．4 Mb／s，寻址范围也由原来的7位扩展为10位，这样被控器的地址数量约增加了10倍。