DIY编程器网

 找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

查看: 122|回复: 0
打印 上一主题 下一主题

基于WCDMA速率适配算法的FPGA设计

[复制链接]
跳转到指定楼层
楼主
发表于 2012-1-17 23:57:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
随着因特网爆炸性的增长以及各种无线业务需求的增加,传统的无线通信网已经越来越无法适应人们的需要。因此,以大容量、高数据率和承载多媒体业务为目的的第三代移动通信系统(IMT-2000)应运而生。码分多址(CDMA)由于其良好的抗噪性、保密性和简单性等优点而成为第三代移动通信的主流。主要方案包括欧洲标准WCDMA,美国标准CDMA-2000和中国标准TD-SCDMA。        和传统的CDMA系统相比,第三代移动通信的最大特点在于可支持具有不同QoS的变速率的多种业务,这便要求其具有将各种无线媒体业务复接在一起传输的能力。为了达到这一目标,WCDMA采用了一种比较完善的业务复接方案,各种业务须经过一套复杂的编码复接流程才能进行扩频调制,占用尽可能少的码道以恒定的功率发送。这样就最大限度地减少了码道间串扰,降低了对功放线性程度的要求。图1所示的是WCDMA下行链路编 码复接方案流程图。而速率适配算法是业务复用方案的核心算法,如何设计有效的算法实现方案,是业务复用方案设计的关键环节。   

图1 下行链路编码复接方案        速率适配算法描述 一条传输信道上不同的传输时间间隔中的比特数有可能不一样,但是上下行链路都对传输的比特率有一定的要求:下行链路中如果比特数低于最小值的就会被中断;上行链路中各传输时间间隔的比特数不同,但需要保证第二次交织后的总比特率等于所分配的专用物理信道的总比特率。因此需要重复或者凿去传输信道上的一些比特。速率适配就是指在传输信道上的数据比特被凿孔(Puncturing)或重复(Repeating),以便使信道映射时达到传输格式所要求的比特速率。“凿孔”是按照一定的算法凿去某些位置的比特;“重复”则按照一定的算法在某些位置插入重复比特。        速率匹配前的比特记为:xi1,xi2,xi3,k,xixi 其中 i 为 TrCH 号,速率匹配参数为Xi, eini, eplus, 和eminus。               eini:初始化误差,算法中误差e的初始值;        eminus:相减误差,算法中误差e的相减值;        eplus:相加误差,算法中误差e的相加值;        N:数据量,即速率适配前的数据量。        速率匹配的规则如下:        if 要执行“凿孔”操作        e="eini" 初始化目前的与要求的凿孔比例之间的偏差        m="1" 当前比特索引序号        do while m ,亦即顺序输出。   

图5 保留比特搬移转换 实现的流程图如图5。假定TURbO编码后待的比特流存在out_ram中,这里进行的操作关键是凿孔图样的读出和out_ram的读出应该是同步一致进行(在同一个时钟上升沿开始),用Punc_ram的输出来作为积攒比特的使能信号。用移位寄存器组和计数器实现比特积攒,每等到满16bit时,就进行串并转换,同时产生一个fifo写使能脉冲,把一个字的内容写入fifo;等到满一帧(复接前的数据帧)的时候,转向对下一个fifo进行写操作。到一个数据帧4205bit结束时,积攒比特不满16的补零表示,串并转换为一个字写入fifo。       资源使用和时延分析        按照上面的实现方式,主要占用的是存储资源,现代FPGA中的ESb(嵌入式系统块)可以很容易地实现各种类型的存储模块,包括双端口RAM、ROM、FIFO及CAM块。下面主要进行的是时延分析。        按照上面的流程可以大致估算一个比特从“凿孔”图样产生到比特搬移完成所用的时间。所选工作时钟速率为8倍码片速率3.84MHz,一个时钟周期约为32.4ns。凿孔图样模块中的加法器、减法器、选通控制大概需要3个时钟周期,9516个凿孔图样的产生需要大致925ns;保留比特搬移模块主要是数据比特的直接搬移,对于最后一个比特而言,假定它是保留比特,从搬移开始到最终写入FIFO,经过了大致9516+16=9532个时钟周期,耗时大约308ns。对整个流程用MAXPUSII仿真,总共耗时1.336ms,考虑到中间的缓冲控制和使能控制延迟,仿真结果和计算值大致吻合。对于TTI=20ms的业务,完全满足处理要求。     结语 WCDMA系统的电路型数据业务(64K)和分组型数据业务(144K、384K)可以实现对多媒体业务的承载,但由于基带数据处理量大、比特搬移操作明显,编码复接中的核心算法之一速率适配算法我们采用了FPGA实现,并且适当合并了前后步骤,大大缩短了处理时间,使系统达到了很高的吞吐量和处理速度,完全满足3GPP协议规范的要求。在实际实施中被证明是可行的。此外,文中提出的模块合并、产生凿孔图样进行比特积攒搬移的思想同样可以适合未来更复杂的编码复接方案。
                          
                       
                          
                               
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 分享分享 支持支持 反对反对
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|文字版|手机版|DIY编程器网 ( 桂ICP备14005565号-1 )

GMT+8, 2024-6-19 01:55 , 耗时 0.086083 秒, 19 个查询请求 , Gzip 开启.

各位嘉宾言论仅代表个人观点,非属DIY编程器网立场。

桂公网安备 45031202000115号

DIY编程器群(超员):41210778 DIY编程器

DIY编程器群1(满员):3044634 DIY编程器1

diy编程器群2:551025008 diy编程器群2

QQ:28000622;Email:libyoufer@sina.com

本站由桂林市临桂区技兴电子商务经营部独家赞助。旨在技术交流,请自觉遵守国家法律法规,一旦发现将做封号删号处理。

快速回复 返回顶部 返回列表