基于ADSP21160的高速并行信号处理板的设计

liyf · 发表于 2012-1-27 20:13:24

工作于高频波段(３～３０ＭＨｚ)的高频地波雷达是一种新体制雷达，具有优异的超视距探测能力，可应用于海态遥感以及对海面舰船目标和海上飞行目标进行探测与跟踪。雷达信号处理机是高频地波雷达的重要组成部分，由于在雷达信号处理过程中采用了大量复杂的信号处理算法，因此要求信号处理机具有每秒超过百亿次浮点运算的处理能力，如此高的处理速度在目前的技术条件下是无法用单片ＤＳＰ实现的，需要采用并行处理技术才能解决处理速度上的需求。实现高频雷达信号处理机的高速处理能力，结构上要由多块信号处理板组成，而且多块处理板需并行工作，且每块处理板上要有多个并行工作的处理器。现有的商品化信号处理板通常与实际需求有较大差异，自行研制信号处理板，可以在信号处理算法和系统结构、处理器及存储器配置等实际需求方面得到匹配和优化，使系统的可靠性和可维护性得到提高，同时系统的成本也得以大幅度降低。
ＡＤＳＰ２１１６０是ＡＤ公司的新一代ＳＨＡＲＣ数字信号处理器，它对ＡＤＳＰ２１０６ｘ进行了扩充和提高，进一步提高了并行处理能力，且具有卓越的浮点运算能力。本文介绍的信号处理板是基于ＡＤＳＰ２１１６０处理器设计，达到了系统性能要求。由于ＡＤＳＰ２１１６０工作主频为１００ＭＨｚ，采用ＢＧＡ封装，使得电路的设计难度加大，所以在硬件设计的过程中，需要运用高速电路设计方法进行设计。该电路板的设计利用了ＥＤＡ软件，采用了合理的ＰＣＢ层叠，并通过优化电路布局布线、采用端接技术抑制信号反射和减少串扰，进行信号完整性分析和仿真，确保了信号处理板稳定可靠地工作。
１并行信号处理板设计
１．１ＡＤＳＰ２１１６０的性能特点
ＡＤＳＰ２１１６０的工作主频为１００ＭＨｚ，指令周期为１０ｎｓ，可进行３２ｂｉｔ定点及３２ｂｉｔ或４０ｂｉｔ浮点运算，单片能提供高达６００ＭＦＬＯＰＳ的运算能力；
具有单指令多数据流（ＳＩＭＤ）内部结构，有两个３２ｂｉｔ的计算单元，每个单元包括算术逻辑单元（ＡＬＵ）、移位器（Ｓｈｉｆｔｅｒ）、乘累加器（ＭＡＣ）、数据寄存器（ＤａｔａＲｅｇｉｓｔｅｒ），且保持与ＡＤＳＰ２１０６ｘ代码高度兼容；
集成独立的Ｉ／Ｏ处理器，片内具有４Ｍｂｉｔ双口ＳＲＡＭ，片外具有４Ｇ字的统一寻址空间；
ＰＭ、ＤＭ和Ｉ／Ｏ总线都达到了６４ｂｉｔ，支持新的同步主机接口协议，链接口吞吐量增加到１００ＭＢｐｓ，可使处理器之间的数据吞吐量增加；
支持多至６片并行处理器互连，片内具有分布式总线仲裁逻辑，不需任何附加逻辑电路 外端口支持统一的地址空间，每一个处理器可直接读写任何一个并行处理器的内存；
ＤＭＡ通道增加到１４个，每个设备都具有单独的ＤＭＡ通道，其中链接口占６个，串口占４个，外端口占４个，打包模式支持６４ｂｉｔ的外部和内部总线。
ＡＤＳＰ２１１６０是ＡＤ公司的第二代ＳＨＡＲＣ处理器，与第一代ＳＨＡＲＣ处理器ＡＤＳＰ２１０６０相比，处理能力得到了大幅度的提升，单片ＡＤＳＰ２１１６０具有５片ＡＤＳＰ２１０６０的运算能力，两款处理器的测试性能对比如表１所示。

[table]

[tr]
[td]

[/td][/tr]

		自动登录	找回密码
密码			注册