Blackfin处理器低功耗设计

liyf

                    ???? 摘要：Blackfin处理器广泛应用于便携音视频产品等嵌入式系统，低功耗设计直接影响产品使用时间。文中从时钟频率、工作模式、片内外设、内核电压等方面，说明了Blackfin处理器低功耗设计的具体方法，根据实际应用实现对系统功耗的灵活控制与调节，最大程度上延长系统的有效使用时间。
　　Blackfin处理器功耗由内部功耗、外部功耗和实时钟功耗组成。内部功耗由内部动态电流和静态电流引起。外部功耗取决于处理器内外设的使用情况，在不同的应用场合，片内外设的使用有所不同，外部功耗也会不同。实时钟功耗一般处于特定范围之内，工作温度为25～85℃时，实时钟功耗范围为0．067～0．1825mW。Blackfin系列处理器提供了动态电源管理功能，灵活的对时钟频率、工作模式及内核电压进行调整，以Blackfin533为例阐述Blackfin系列处理器低功耗设计的具体方法。
　　1 时钟频率控制
　　现代DSP芯片中大量使用CMOS FET(Complementary Metal-oxide Semiconductor FET互补金属氧化物场效应管)开关，稳定时或者处于完全打开状态(很低的负载)，或者处于完全关闭状态，但是在两种状态转换过程中会产生漏电流，所以开关频率很高时，FET充放电会引起很大的电源功耗。因此，通过降低系统时钟频率可以有效降低系统功耗。
　　Blackfin533通过外部时钟输入引脚CLKIN接收外部时钟源(10～40 MHz)的时钟输入，再通过锁相环(PLL)，电路模块产生内核时钟(CCLK)和系统时钟(SCLK)，通过设置PLL相关寄存器实现对CCLK和SCLK的频率控制。PLL系统如图l所示。




　　对于不同的DF和MSEL值，VCO输出相应的时钟频率，对应关系如表2所示。




　　由于SCLK频率不能高于CCLK的频率，所以在对SSEL参数设置时，需要确定当前CCLK的频率。
　　假设外部时钟输入CLKIN=27 MHz，将CCLK设置为594 MHz(27×22)，SCLK设置为118．8 MHz(594／5)，程序代码如下




　　在转换工作模式时，应该明确处理器当前的工作模式，而系统的工作模式由PLL控制寄存器(PLL_CTL)中的PLL_OFF，BYPASS，STOPCK和PDWN状态位共同确定。图2说明了各种工作模式转换之间的联系以及转换条件。




　　VDDEXT为I／O供电电压，VDDINT为内核供电电压，VROUT为外部FET／BJT驱动，用于控制开关频率。
　　通过调压器控制寄存器(VR_CTL)的VLEV(4～7位)来设置内核电压值，VLEV与电压值的对应关系，如表5所示。




　　修改VR_CTL的VLEV值可将内核电压控制在0．8～1．2 V，也可以将内核供电完全关闭，即将VR_CTL中的FREQ(O～1位)设置为00，此时内核时钟和系统时钟都会停止工作，而内核电压为0。修改内核工作电压的程序段需要放在对PLL_CTL设置程序之后执行。