FPGA集成数据缓冲器与分离FIFO或多端口存储器的比较

liyf

  
         
    对于那些时钟频率低于100MHz、存储器密度低于512K数据缓冲应用来说，将该设计集成到一个单FPGA中常常能够提供最理想的解决方案。然而，随着缓冲存储器的需求增长和时钟频率的增加，设计者会发现采用分立FIFO和多端口存储器的高性能和低成本特性将会提供独特的优势。
FPGA为工程师提供了一个创建硬件原型的平台，其可重复编程和擦写的功能使设计工程师有能力来不断完善设计，这些特性也引起了教育机构的广泛关注。采用FPGA，学生们能快速建立基本的系统架构和研究基本逻辑和存储器的操作。此外，FPGA固有的可重新编程特性可以让学生们快速学习不同的设计选项和演示“假设分析”。同时也使教授们能够应对技术方面的持续变化，并采用适当的结构和课程保持与行业趋势的一致。最重要的是，学生们采用FPGA可以节省大量在电路板上为芯片布线的时间，把更多的精力投入到设计方面而不是构建方面。
在这些课程中，该技术被广泛地应用在系统和计算机架构中，许多年轻的工程师在工作中考虑潜在设计选项时首先想到可编程逻辑。然而，随着对可编程逻辑的日益依赖也给教授电路设计带来了经常被忽略的一些问题，这使许多年轻的工程师在创建系统时，没有意识到现在有许多可选择的技术能够解决他们在设计方面的挑战。在许多情况下，这种行业选择的知识缺乏与实践设置经验的缺乏是有关系的，这种专门技术的缺乏直接影响到他们设计高性能、低成本产品的能力。
[table]

[tr]
[td]

[/td][/tr]
[tr]

图1：用于高性能路由器的40Gbps解决方案。[/td][/tr]