新型定点数字信号处理器 TMS320VC5510

liyf

  
         
    摘要：TMS320VC5510是美国TI公司推出的新一代数字信号处理器，它具有更高的代码执行效率和更低的功耗，其最高指令执行速度可达800MIPS。文中详细介绍了TMS320VC5510的特点参数、内部结构、片内资源以及相关的应用信息资料。
    关键词：DSP 定点 CPU TMS320VC5510
1 概述
TMS320VC5510是Texas Instrument(TI)公司采用新一代定点DSP核构成的数字信号处理器，与TMS320C54X相比，它功耗更低，代码执行效率更高，在0.9V下，其DSP核的功耗为0.05mW/MIPS，最高执行指令速度可达800MIPS。为了保护用记在软件方面的投资，TMS320C55X的指令与TMS320C54X的指令可以完全兼容。
TMS320VC5510是TI公司推出的第一个基于TMS320C55X核的数字信号处理器（Digital Signal Processor，DSP），它具有以下资源及特点：
●高性能，低功耗；
●6.25/200MHz的指令周期；


●160/200MHz的时钟频率；
●每周期执行1或2条指令；
●双MAC（multiply-and-accumulate unit,乘并累加单元）结构；
●双算术逻辑单元；
●3组内部数据读总线；
●2组内部数据写总线；
●可设置的指令高速缓冲存储器（Cache），容量为24k字节；
●在片RAM共160k×16bit；
8块双访问RAM（Dual-Access RAM），每块容量为4k×16bit，共64k字节。
32块单访问RAM（Single-Access RAM）,每块容量为4k×16bit，共256k字节。
●16k×16bit的在片ROM；
●8M×16bit外部最大可寻址空间；
●32bit的外部存储器接口（External Memory Interface,EMIF）可以对下列存储器无缝接口：
异步SRAM；
异步EPROM；
同步DRAM（SDRAM）；
同步突发式SRAM（Synchronous Burst SRAM,SBSRAM）；
●可对6个器件功能域（Device Functional Domains）进行低功耗控制编程。
●丰富的在片外设，包括：


2个16位的定时器；
6通道DMA控制器；
3组多通道缓冲串行口；
可编程的数字锁相环发生器；
16位并行增强型主机接口（Enhanced Host Port Interface）；
8个通用的I/O口及通用输出信号XF。
●支持IEEE Std 1149.1(JTAG)边界扫描逻辑（Boundary Scan Logic）；
●3.3V的I/O电压；
●1.6V的CPU核心电压；
●240脚MicroStar BGA封装。
2 TMS320VC5510的内部结构
图1是TMS320VC5510的内部结构。从图1可以看出，TMS320VC5510主要是由CPU、外设总线控制器、DMA控制器、片上外设和片上存储单元等几大部分组成。
3 TMS320VC5510的CPU结构
TMS320VC5510的强大数据处理能力得益于它高度并行的CPU结构，图2给出了TMS320VC5510的CPU功能框图。
TMS320VC5510的CPU由指令缓冲单元（IU）、程序流程单元（PU）、地址数据流程单元（AU）和数据处理单元（DU）等4个部分和12组总线构成。
3.1 CPU内部总线
CPU各个单元的数据交换是通过总线来完成的，在CPU内部有12个独立总线，分别为：3组数据读总线，2组数据写总线，5组数据地址总线，1组程序读总线和1组程序写总线。此外，对片内功能器件和DMA操作等还有专用的总线。这样的总线结构使得TMS320C55X的CPU可以在一个总线周期内同时进行了3个数据读和2个数据写的操作，从而大大提高了系统数据并行处理的能力。此外，CPU内部的DMA控制器可以独立于CPU的操作而在一个周期内进行2组数据传送。表1列了邮TMS320VC5510的CPU内部的12组总线。


TMS320VC5510中的程序空间和数据空间是分开的，数据读和数据写都有各自分开的地址总线，这种并行结构允许CPU在一个周期内进行读和写，因此，TMS320C55X的CPU处理速度很高。
3.2 CPU内部的功能单元
指令缓站单元（I单元）的主要功能是将指令流从存储器中取出并送入CPU。在每一个CPU周期中，指令缓冲单元都从32位的程序读数据总线上取出4个字节的程序代码，同时将已经接收并存放在指令缓冲队列（Instruction buffer queue）前端的最多6个字节程序代码送入指令解码控制器（Instruction decoder control）中进行解码。指令解码控制器将解码信息送入P单元（程序流程单元）、A单元（地址数据流程单元）和D单元（数据处理单元）。
程序流程单元（P单元）用于控制指令执行的次序。它内部的程序地址发生器可产生从程序存储器中取指令的地址。该单元还包括管理程序流水线的逻辑，4个状态寄存器用于控制和监视CPU的各个特性。在程序流程单元中，程序地址发生器产生24位地址。因为程序流程单元支持字节寻址方式，所以代码存放在存储器中无须进行对齐操作。24位的地址总线使TMS320C55X的寻址空间可达16M字节。程序流程单元还可控制分支、调用、重复和中断等。
地址数据流程单元（A单元）用来产生对数据空间进行读写操作所需的地址。该单元包括所有产生2组数据写地址总线和3组数据读地址总线上 的地址所需的逻辑单元和寄存器。此外，在地址数据流程单元中还有一个16位的算术逻辑单元（ALU）。
数据计算单元（D单元）是TMS320VC5510中CPU的重要部分，DSP应用系统的大量数据在这个单元进行处理。在这个单元中，3组数据读数据总线上的数据用作2个MAC器件的输入或40位的算术逻辑单元的输入。MAC器件运算的结果可以存放在4个40位的累加器中。数据计算单元的这种并行性将减少TMS320C55X在执行信号处理算法时所需的周期数。TMS320C55X之所以比TMS320C54X的性能有很大的提高，其中关键的一点是TMS320C55X采用了并行的双MAC结构，且每个MAC器件中均包括一个乘法器和一个专门的加法器，在单周期内，每一个MAC单元均可执行17×17位的乘法运算和一个40位的加法运算。MAC单元的输入是3组数据读数据总线上的数据，这3组数据一般是两组数据流和一组常系数数据流。MAC运算结果可以存放在数据计算单元的40位累加器中。这种双MAC结构使TMS320C55X在进行信号处理时的性能得到很大的提高。
4 片内存储器
与TMS320C54X不同，TMS320VC5510支持统一编址，也就是程序和数据可以处在物理地址相同的空间。TMS320VC5510片内存储器的总空间为352k字节（176k字）。
4.1 片内双访问RAM（DARAM）
TMS320VC5510的片内DARAM共64k，位于片内的000000H～00FFFFH空间，这64k的DARAM又分为8个部分，见表2。每一DARAM空间在一个机器周期内可以被访问2次，该访问可以是2个读操作，2个写操作或1个读及1个写操作。通过内部程序总线、数据总线和DMA总线可对DARAM进行访问。

表1 TMS320C5510 CPU内部总线
[table]


总线名称[/td]
总线宽度[/td]
总线性质[/td]
功  能[/td][/tr]

BB[/td]
16位[/td]
数据读数据总线
（Data-Read Data Bus）[/td]
BB总线只能把数据送入数据处理单元（D单元），它的订功能是连结存储器和数据处理单元中的两个乘积并累加单元（MAC）[/td][/tr]

CB[/td]
16位[/td]
数据读数据总线
（Data-Read Data Bus)[/td]
CB总线上的数据可以送入程序流程单元（P单元）、数据处理单元（D单元）和地址数据流程单元（A单元）。指令如果同时读取两个操作数，则CB和DB同时被使用[/td][/tr]

DB[/td]
16位[/td]
数据读数据总线
（Data-Read Data Bus)[/td]
DB总线上的数据可以送入程序流程单元（P单元）、数据处理单元（D单元）和地址数据流程单元（A单元）。指令如果同时读取两个操作数，则CB和DB同时被使用，在只读取一操作数的情况下，使用DB总线[/td][/tr]

BAB[/td]
24位[/td]
数据读地址总线
（Data-Read Address Bus）[/td]
BAB总线上的数据是由数据读数据总线BB总线送入CPU的数据的地址[/td][/tr]

CAB[/td]
24位[/td]
数据读地址总线
（Data-Read Address Bus)[/td]
CAB总线上的数据是由数据读数据总线CB总线送入CPU的数据的地址[/td][/tr]

DAB[/td]
24位[/td]
数据读地址总线
（Data-Read Address Bus)[/td]
DAB总线上的数据是由数据读数据总线DB总线或者是DB和CB总线送入CPU的数据的地址[/td][/tr]

PB[/td]
32位[/td]
程序读数据总线
（Program-Read Data Bus)[/td]
它的功能是将4字节的程序代码送入指令缓冲单元（I单元），并在指令缓冲单元中将对指令进行解码[/td][/tr]

PAB[/td]
24位[/td]
程序读地址总线
（Program-Read Address Bus[/td]
该总线上数据是由PB总线上传送到CPU的程序代码的地址[/td][/tr]

EB[/td]
16位[/td]
数据写数据总线
（Data-Write Data Bus)[/td]
数据写数据总线的功能是将CPU内部器件（如MAC单元）的数据写入到存储器空间或I/O空间[/td][/tr]

FB[/td]
16位[/td]
数据写数据总线
（Data-Write Data Bus)[/td]
数据写数据总线的功能是将CPU内部器件（如MAC单元）的数据写入到存储器空间或I/O空间[/td][/tr]

EAB[/td]
24位[/td]
数据写地址总线
（Data-Write Address Bus）[/td]
数据写地址总线上的数据是由数据写数据总线送入CPU的数据的地址[/td][/tr]

FAB[/td]
24位[/td]
数据写地址总线
（Data-Write Address Bus)[/td]
数据写地址总线上的数据是由数据写数据总线送入CPU的数据的地址[/td][/tr]