设计时可选用Altera公司的FPGA芯片EPF10K10ATC100-3来完成AD6634的初始化以及系统时钟的产生和控制等。EPF10K10ATC100-3有576个逻辑单元,6144个RAM bit,完全满足系统的需要。DSP则可选择TI公司的浮点DSP芯片TMS320C6711-150。TMS320C6711的主频高达150MHz,芯片的外部存储器接口EMIF支持各种同步和异步存储器,同时也支持FIFO。 4 AD6634的主要参数设置
AD6634的参数设置是整个系统性能的保证。主要包括:数控振荡器频率转换、输入使能控制、总的抽取因子及在各个阶段的分配以及输出格式的选择等。
4.1 输入使能控制
利用输入使能控制(IENn)信号和时钟沿可对AD6634中每一个滤波通道的工作模式进行配置。AD6634的四种工作模式如下:
在模式0(Blank on IEN Low)时,若IEN为高,则新的数据在输入时钟的每一个上升沿被选通,而当IEN为低时,输入的数据用0来代替。当IEN为高时,后端处理(rCIC2,CIC5,RCF)继续进行。
在模式1(Clock on IEN High)时,若IEN为高,数据将被锁存,同时在IEN为高期间,新的数据在输入时钟的上升沿被选通;而当IEN是低时,输入数据不再被锁存。此时NCO停止,但后端处理仍在继续。
在模式2(Clock on IEN Transition to High)时,数据仅在IEN上升转换后的第一个时钟的上升沿被锁存。虽然数据仅在第一个有效时钟被锁存,但后端处理仍在继续。
模式3(Clock on IEN Transition to Low)和模式2近似,只是在IEN下降转换时锁存数据。不同的使能模式对应不同的应用。模式0适用于时分多路复用。模式2适用于输入时钟跑龙套于数据输入速率时的应用,因为此时有更多的滤波时隙(taps)被用于滤波计算。当两个AD与AD6634的一个输入端口相连,或者可输出交叉数据的单个AD(如AD9238)和AD6634的一个输入端口相连时,为了节省输入端口,以使AD6634可以同时处理四个不同的输入信号,以使AD6634可以同时处理四个不同的输入信号,可以使用模式2和3,即让AD6634的一个通道工作在模式2,另一个通道工作在模式3,这样,从一个通道输入的交叉数据流就可以被分开,从一个通道输入的交叉数据流就可以被分开,从而实现同时处理四个不同输入信号的目的。
4.2 振荡器频率设置
AD6634的每一个通道都有两个独立的乘法器和一个32位的复数NCO。NCO能产生分辨率为fclk/2 32,范围为-fclk/2~fclk/2的振荡频率。振荡器的频率可以按下式计算:NCOFREO=2 32MOD(fchange/fclk)
其中,NCOFREQ是32位整数,fchange是期望的通道频率,fclk是AD6634的主时钟频率或者输入的数据速率。
4.3 抽取率设置
总的抽取因子首先必须满足抽取后系统频带不混叠,如果通道的带宽是B,取样率为fs,抽取因子为D,则最大的抽以率为D≤fs/(2B),这样抽取后才不会发生混叠;其次要考虑DSP的处理能力。DSP的处理能力决定了AD6634每秒输出的数据量。输出数据量和输入数据量的比率就是AD6634的最小抽取率。总的抽取因子的大小必须在这两者之间。总抽取因子可在各个阶段进行分配。rCIC2和CIC5阶段的抽取率是根据每个阶段对混叠抑制的不同要求,通过查表计算得到的。比如rCIC2阶段输入的是取率为10MHz,带宽为±7kHz的带通信号,若要求此阶段有100dB的混叠抑制,则首先应计算出通带相对与取样率的百分比:
100×(7kHz/10MHz)=0.07
然后在表中100dB对应的列中找到大于等于0.07的数值,这样,其对应行中的抽取值(抽取和内插的比率)即为满足要求的抽取率。越大的数值对应的抽取越小。由于在第一个阶段加大抽取率可以降低功耗,所以rCIC2阶段的抽取率应尽可能的大。
RAM系数滤波器是系数可编程的抽取滤波器,是较为灵活的部分。抗混叠滤波和匹配滤波的阶数和系数可根据系统的具体需要和可用时钟数来定。
4.4 输出格式选择
AD6634的每个通道有两种工作模式:通道模式和AGC模式。其中AGC模式支持与RAKE接收机的直接接口。而在通道模式中,来自通道的I和Q数据则绕过AGC而直接从并行端口输出。通道模式可提供两种数据格式,每一种格式要用不同的并行端口时钟(PCLK)周期来完成数据的传输。在16位交叉数据格式中,可用一个PCLK周期完成I通道数据传送,下一个PCLK周期完成Q通道数据传送,I和Q通道数据都是16位的;在8位并行格式中,可用一个PCLK周期同时完成I和Q通道的数据传输,此时的I和Q通道的数据都是8位的。具体采用哪一种格式应考虑数据的精度和数据传输的速度。 5 小结
详细介绍了可编程数字下变频器AD6634的结构和特点,提出一种基于AD6634的通用中频软件无线接收系统的设计方案,给出了AD6634的外围器件选择方向,讨论了AD6634主要参数的设置方法。文中介绍的软件无线电接收系统充分体现了软件无线电的可编程性和可重构性,具有重要的实用价值。