高精度数据采集中抗混叠滤波器的设计

liyf

                    1 前言

　　在计算机广泛应用的今天，数据采集的重要性是不言而喻的。它是计算机与外部物理世界连接的桥梁。各种类型信号采集的难易程度差别很大。众所周知，数据采集需要符合奈奎斯特(Nyquist)定理的要求。但是仅仅满足奈奎斯特定理是不够的。滤波器的特性不可能是理想的，通常采用一定的过采样倍数来弥补抗混叠滤波器滚降特性的不足。但是,由于器件的发展和对数据采集系统在精度和速度等方面要求的不断提高，传统的抗混叠滤波器则存在缺陷，有可能导致数据采集系统的性能恶化。例如，现在的ADC(Analog Digital Converter，模拟/数字转换器)内部集成有采样/保持电路，而采样/保持电路通常是由电容构成，或ADC本身采用开关电容的原理。使得抗混叠滤波器的负载不再是以往ADC的纯阻性负载。而是容性负载，由此而导致对滤波性能提出了新的要求。

　　彭永胜等人的高品质滤波器的设计一文中，是通过计算分析巴特沃斯滤波器、贝塞尔滤波器等的相移和衰减度来优化抗混叠滤波器的设计[1]；刘洪涛等人的高品质滤波器一文，主要介绍的是在采样系统中如何用分离元件和集成电路器件来设计抗混叠滤波器的方法[2]：王刚等人的两种抗混叠滤波电路的运用一文，主要阐述了数据采集系统中对信号进行抗混叠滤波的必要性，介绍了两种低成本、使用简单的抗混叠滤波器的设计方法[3]。除此之外还有一些关于抗混叠滤波的文章[4-11]，大都局限于讨论抗混叠滤波器本身的性能与设计，没有综合考虑到前端运算放大器的驱动能力及后端电路中因为存在电容性元件而造成的电容电荷重新分配等问题。

　　为了适应新型器件的发展和保证数据采集的精度，本文综合考虑了抗混叠滤波器前端的运算放大器的驱动能力、后端采样/保持电路的电容电荷的重新分配问题,指出目前在ADC的抗混叠滤波和驱动设计方面存在的问题,提出应该从整体考虑，而不是单纯设计抗混叠滤波器。
2 与电路设计相关的各个环节

　　合理的抗混叠滤波器设计要考虑到ADC的驱动电路、采样/保持电路等，通过各个环节合理搭配来实现。这几个环节之间是相互制约的，元件的选择和参数的设置都会对前后级电路产生一定的影响，所以每个环节都要考虑到。大多情况下由于一个小小的元件不合理都会造成大的设计误差,甚至严重影响数据采集的精度。
2.1 ADC

　　在数据采集过程中,通过采用ADC电路,把模拟量转换为数字量。在选择ADC时应主要考虑下列因素[12]。
2.1.1 系统的采样速度

　　系统的采样速度反映系统的实时性能。系统的采样速度取决于模拟信号的带宽、数据通道数和最高频率信号每个周期的采样数。奈奎斯特采样定理是实现无信息损失而重现原信号的必要条件，要求原始数据的采样以及数据重建都是理想状态。实际上，现实的信号和系统都不可能具有这样的理想情况。
2.1.2 孔径误差

　　将模拟量转换成数字量要有一个过程,速度再快的ADC完成转换也总是需要一定的时间。这个时间称为孔径时间。一个动态信号在孔径时间内会发生变化，从而引起输出的不确定误差，这个误差称为孔径误差。为了减少孔径误差和充分发挥ADC的性能，一般在ADC前面都必须加上采样/保持电路。现在多数的ADC都集成有采样/保持电路。 2.1.3 系统的通过率

　　系统的通过率决定了系统的动态特性。系统的通过率是由模拟多路选择器、输入放大器的稳定时间、采样/保持电路的采集时间以及ADC的稳定和转换时间等决定的。
2.1.4 ADC转换精度

　　ADC转换精度取决于电路各部分的精度,主要是模拟多路选择器的误差、输人放大器的误差、采样/保持电路的误差和ADC的误差等。一般说来,上述误差的总和应该小于或等于ADC的量化误差,否则高分辨率ADC就失去了意义。
2.2 采样/保持电路

　　如前所述，转换速度再快的ADC。也有一定的孔径时间。假定ADC的转换时间为T。在tn时刻启动ADC，经过T时间后ADC完成转换，信号Ux也由Un为Un+1变化量为△U。如果△U过大，轻则使转换结果的产生显著的误差，重则使转换结果严重失真。一般说来，应该在ADC的转换时间内保证小于ADC的LSB/2(Least Significant Bit，最低有效位)的电压值。

　　为了充分发挥ADC的性能，在ADC的输入端增加采样/保持电路。采样/保持电路的作用是对输入信号进行瞬时采样,然后保持在一段时间内不变，使得在ADC转换时间内输入信号的变化不再影响ADC的转换，从而提高了ADC处理信号的频率。采样/保持电路作为ADC中采集模拟信号电压值的模拟电路，其性能的优劣对整个ADC的精度影响很大[13]。
2.3 低通滤波环节

　　低通滤波环节用于滤除信号中的高频分量。信号采集过程中不可避免地会有高频干扰信号混杂在有用信号当中。为了使这些信号的频率满足奈奎斯特采样定理所规定的范围，除去采集的一些不确定信号对有用信号造成的干扰，并最大程度地抑制或消除混叠现象对数据采集的影响，就需要先利用这个低通滤波器对无用信号进行衰减和滤除。抗混叠滤波器除了对无用信号的衰减和滤除,还可以为ADC转换产生的瞬态能量提供缓冲。

　　抗混叠滤波器可以采用无源的低通滤波器,最简单的是一阶RC低通滤波器。或者采用运算放大器加RC网络组成有源滤波器。如果选用二阶低通滤波器，可以使用运算放大器加RC网络组成有源滤波器。如果选用高阶低通滤波器。可以选用低通滤波器集成电路[6]。无源滤波器设计简单，易于掌握，但这种滤波器的实测滤波特性与理论上的预定特性差别较大，在通带内又不能取得良好的阻抗匹配,很难满足对滤波特性精度高的要求：有源滤波器是以网络综合理论为基础的分析方法，它先找出与理想滤波特性相近似的网络函数，然后根据综合方法实现该网络函数，由这种方法设计出来的滤波器实测的滤波特性与理论预定特性十分接近，适合高精度滤波器的设计要求。但是若选用有源滤波器,需要考虑很多问题。比如设计滤波器时要考虑元件参数是否会对前后电路造成影响。本文选用的是简单的一阶RC低通滤波器。设计低通环节要注意滤波器的主要特性指标，如特性频率、带宽、增益与衰减、阻尼系数与品质因数等。
2.4 运算放大器的驱动能力

　　运算放大器的选择需考虑诸多因素，除输入电阻和增益等参数外，还要考虑运算放大器的驱动能力。在本文抗混叠滤波器的设计中，低通滤波环节的电阻和电容直接连接到运算放大器的输出端，那么在选择运算放大器时就要考虑到运算放大器对电阻和电容的驱动能力。

　　设定好低通环节的电阻值和电容值后，就要选择合适的运算放大器对它们进行驱动。运算放大器驱动较小电阻值时比较理想，这样失真较少，所以在设计低通环节时也要注意在满足截止频率时要尽量减小低通环节中的电阻值。同时必须保证放大器可在有关应用的整个输入频率范围内，确保在不同的振幅及温度下都能保持稳定。容性负载和放大器输出阻抗引起的相位滞后将导致欠阻尼脉冲响应或振荡,驱动容性负载可以直接减小放大器的相位裕量。一些放大器能够直接驱动大的容性负载，而另外一些放大器需要串联一只电阻缓冲输出级，输出端上的这只小阻值串联电阻将改善稳定性和建立性能。所有的放大器对容性负载的灵敏度有不同程度的差别,一些低功耗放大器相对于仅仅几百皮法的容性负载就可能变得不稳定。

　　不同放大器的性能差别也很大，比如运算放大器有不同的放大倍数，不同的负载驱动能力等，所以确定低通环节的电容值和电阻值后要合理选择运算放大器。目前在运算放大器的驱动能力上也有不少的研究文章[14-16]。
3 抗混叠滤波器的整体设计

　　这里以ADI公司的微转换控制器ADuC841为例，其中，含有逐次转换式、带有电荷采样的ADC，其工作原理图如图l所示[17]。

?

　　ADuC841中ADC的工作原理为：它是快速、8通道、12位、单电源供电的ADC模块。每次模/数转换均分为两个阶段。在采样阶段，开关SW1和SW2处于采样位置，输入采样电容上的电荷正比于模拟输入的电压。而在转换阶段，开关SW1和SW2处于保持位置，由内部逻辑电路控制DAC(DIGItal Analog Converter，数字/模拟转换器)的输出使直到节点A的电压为0。
　　现在采样/保持电路大部分是集成在ADC之中的。目的是减少孔径误差和充分发挥模数转换器的性能。图2的虚线部分(3)为采样/保持电路，它与(4)部分的ADC是集成在一起的，这里为了方便说明将它们分开讨论。电容C2即是ADuC841在图1中的32 pF电容。虚线部分(2)是为了滤除高频分量的低通滤波环节，由电阻尺和电容C1组成。虚线部分(1)为运算放大器部分接低通滤波环节，直接驱动电路。

针对该电路进行以下几点讨论：

　　第一、集成在ADuC841中的采样/保持电路含有电容值为32 pF的电容性元件C2。当采样/保持电路处于采样阶段时，电容C2与前面的电路连通，这时电容C2进行充电，直到达到电容C2要保持的电压值为止。电容C2充电的过程是一个暂态的过程,导致电容C2上的电压不会马上就达到所要保持的电压大小，而是要经过一定的时间，时间越长C2上的电压越接近理想的电压值，但是实际采样时间不可能很长，会受到数据采集精度和速度的影响。要满足电容C2上的电压值与理论值之间的差值小于1 LSB(实际上，如前所述，模拟多路选择器的误差、输入放大器的误差、采样/保持电路的误差和ADC的误差等多个误差的总和应该小于或等于ADC的量化误差)，以避免对数据采集的精度造成影响。

　　第二、在这个电路中，采样/保持电路在采样阶段与低通滤波电路直接相连，这时电容C1与电容C2就会直接相连而形成一个充放电回路，电容C1放电，电容C2充电。电容C2从C1上获得电荷，造成电容Cl上原本的电压值减小。这样如果采样的时间不够。电容C1和C2上的电压都不能达到稳定，电容C2采样到的电压误差就有可能很大，造成整体电路精度下降。

　　为了尽量减小这种误差，就要增大电容C1的容值。当电容C1的值增大到一定大小的时候，即使有电荷的重新分配、电容的重新充放电过程，也不会造成太大的影响，不会影响整个电路的精度。因为在电容C1很大而电容C2相对很小的情况下，电容C2在电容C1上分得的电荷就会很少，在误差允许的范围内将不会造成很大的电压误差。因此，要求C1>212C2=131 072 pF，取C1=0.22μF，才能保证电容C1上的电压变化不大于1/4 096(相当于12位ADC的最低有效位的电压值)。

　　第三、要满足奈奎斯特定理的要求和充分利用ADC的转换速度。抗混叠滤波器的最大截止频率为420/2=210 kHz。考虑抗混叠滤波器难以做到理想特性和按照工程上的习惯，假定抗混叠滤波器做到100 kHz(即对100 kHz以下的信号进行采样)，由f=l/2πRC可计算得到R=7.2 Ω。电阻尺的减小，电容C1的增大,对前级放大器的驱动能力和稳定性提出了很高的要求。例如，AD8024是美国模拟公司生产的一款四元组350 MHz、24 V放大器，可驱动高容
性负载，仅最大只能驱动1 000 pF的容性负载[18],远远不能满足本例的要求。因此，在高速信号采集时就对抗混叠滤波器以及前级放大器(或称为ADC的驱动放大器)提出了很高要求。

　　第四、反过来，在对低频信号进行采样时，因电容C1的电容值保持不变和抗混叠滤波器截止频率的要求，就要增加电阻R的阻值。但增加电阻R的阻值会提高直流通路的电阻分压，从而造成直流误差。例如，ADuC84.1对信号源的内阻要求低于61 Q(可以保证其直流误差小于1 LSB的十分之一)，此时抗混叠滤波器的最低截止频率只能做到11.860kHz。这就极大地限制了该ADC所能采集的低频信号,除非采用有源滤波器。
4 结束语

　　在数据采集过程中对模拟信号进行抗混叠滤波，满足数据采集精度的要求，在数据采集中是极其重要的。只有全面合理的设计才能保证采集到真实、准确的信号。

　　介绍了考虑整体电路和前、后电路条件下的抗混叠滤波器的设计问题：综合考虑了前端运算放大器驱动能力和ADC中集成的采样/保持电路中容性元件对前面电路的影响，以及中间低通滤波电路的参数设定等情况，以保证数据采集的精度达到应有的要求，为高精度数据采集系统的设计提供了全面而富有价值的参考。