DIY编程器网

 找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

查看: 366|回复: 0
打印 上一主题 下一主题

基于Stratix II EP2S60的改进中值滤波器设计

[复制链接]
跳转到指定楼层
楼主
发表于 2012-1-17 14:53:39 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
1 引言

??? 众所周知,在复杂背景条件下,要对弱小目标进行准确有效地红外跟踪、探测是一个难题。这种情况下,由于目标与背景的对比度较小、信噪比较低,若直接进行跟踪、探测往往比较困难,所以必须先对图像信号进行滤波预处理,以达到抑制背景噪声。增加目标强度,从而提高图像信噪比的目的,为后续工作打下良好的基础。

??? 实时图像处理器中,信号预处理包括对图像的各种滤波、直方图统计及均衡、图像增强、灰度变换等,它们共同的特点是处理数据量大,如果用一般的软件来实现势必会比较慢。而对于一些实时性要求比较高的系统,处理速度往往是要考虑的关键因素,一旦速度跟不上,实时性也无从谈起。针对图像预处理阶段运算结构比较简单的特点,用FPGA进行硬件实现无疑是理想的选择,这样同时兼顾了速度和灵活性,大大减轻了DSP的负担。

??? 本系统采用Verilog HDL语言。利用一种快速的中值滤波改进算法对电路进行设计,并以Altera公司生产的Stratix II EP2S60F67214型FPGA芯片为硬件平台。该器件继承了Altera公司Stratix II系列的共同优点,由于引入了崭新的自适应逻辑模块(ALM),使得Stratix II有更高的性能和逻辑封装、更少的逻辑和布线级数以及更强的DSP支持,而Stratix II EP2S60F67214更是比Xilinx公司的类似器件Virtex-4XC4VLX60多出18%的器件逻辑,其中包括51 182个寄存器位,2 544 129个存储器位以及48 352个ALUT,该器件资源丰富,只需占用很小一部分实现中值滤波器,为后续设计的增长留有更多空间。
2 中值滤波的基本原理及改进算法
2.1中值滤波的基本原理

??? 中值滤波是由Tukey发明的一种非线性信号处理技术,早期用于一维信号处理,后来很快被用到二维数字图像平滑中,是一种有效抑制图像噪声,提高图像信噪比的非线性滤波技术。它是一种邻域运算,类似于卷积,但计算的不是加权求和,而是把邻域中的像素按灰度级进行排序,然后选择该组的中间值作为输出像素值。与均值滤波器以及其他线性滤波器相比,中值滤波器的突出特点是在很好地滤除脉冲噪声(Impulsive Noise)和椒盐噪声(Salt and Pepper Noise)的同时,还能够保护目标图像边缘轮廓的细凇S霉?奖硎疚??br>
g(x,y)=median{f(x-i,y-i)},(i,j)∈S (1)

??? 式中g(x,y),f(x,y)为像素灰度值,S为模板窗口。

??? 而中值滤波的具体实现过程一般为:

??? (1)选择一个(2n+1)×(2n+1)的滑动窗口(通常为3*3或者5*5),使其沿图像数据的行或者列方向逐像素滑动(通常为从左至右,从上到下逐行移动)。

??? (2)每次滑动后,对窗口内的像素灰度值进行排序,用排序所得的中间值代替窗口中心位置像素的灰度值。
2.2中指滤波的改进算法

??? 中值滤波的算法很多,但通常数据排序量较大。需要消耗大量时间,不利于图像处理的实时性。本文采用一种窗口大小为3*3的快速排序算法。大大降低了排序量。

??? 为了便于说明。将3*3窗口内的各个像素分别定义为M11,M12,M13,M21,M22,M23,M31,M32,M33。像素排列如表1。





??? 由表2可见,该中值滤波设计的芯片资源占用率是非常小的,因此绝大部分资源可以用于后续的开发设计中。处理一场数据所需时间仅约为4.2 ms,完全满足整个系统对速度的高要求。而同样的3×3模板中值滤波若在ADI的TS201型DSP上处理,所需时间约为15.3 ms。显而易见,基于Stratix II EP2S60来实现红外图像的中值滤波比基于TS201来实现有更好的实时性优势,而且该设计使用了快速中值滤波算法,所以比传统算法节约了更多时间,资源占用率也非常小。输入、输出图像分别如图3、图4所示,由于本滤波模块把边缘置为0,所以图的边缘是一条黑线。对比前后图像可以看出中值滤波对椒盐噪声有很好的滤波作用。





5 结束语

??? 本设计方案采用了一种改进的快速中值滤波算法,成功地在Altera公司的高性能Stratix II EP2S60上实现整个数字红外图像滤波,在保证实时性的同时,使得硬件体积大为缩减,大大降低了成本,具有很强的实用价值。如果再结合其他滤波预处理方法,则可以进一步提高其滤除噪声的能力,更好地改善图像质量。本设计方案只能运用于矩阵型3*3模板,对于其他类型的模板(如5*5模板、十字线型模板),需要重新进行系统设计。另外。在FPGA设计中,一定要严格控制时序,保证时钟有足够的建立时间和保持时间,并保证时序的严格同步,电路的延时应该尽可能小。
                          
                       
                          
                               
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 分享分享 支持支持 反对反对
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|文字版|手机版|DIY编程器网 ( 桂ICP备14005565号-1 )

GMT+8, 2026-2-9 03:37 , 耗时 0.129554 秒, 20 个查询请求 , Gzip 开启.

各位嘉宾言论仅代表个人观点,非属DIY编程器网立场。

桂公网安备 45031202000115号

DIY编程器群(超员):41210778 DIY编程器

DIY编程器群1(满员):3044634 DIY编程器1

diy编程器群2:551025008 diy编程器群2

QQ:28000622;Email:libyoufer@sina.com

本站由桂林市临桂区技兴电子商务经营部独家赞助。旨在技术交流,请自觉遵守国家法律法规,一旦发现将做封号删号处理。

快速回复 返回顶部 返回列表