|
图1 系统设计原理框图 整个系统的工作流程为:首先确定各通道输入信号范围,从而确定各通道的增益,对FPGA 进行编程配置,使ADG704 选中增益配置电阻,经AD623 放大后通过精密运放OP113 跟随输出,通过多路选择器切换将模拟信号输出至AD转换器,将转换完成的数据通过FPGA 存储在FLASH。完成整个系统的数据采集。 3 典型电路设计 下图2 为运算放大模块电路图。 点击看原图 图2 仪表运算放大电路图 该模块的核心为仪表运放AD623,AD623 是一个集成单电源仪表放大器,它能在单电源(+3V~+12V)下提供满电源幅度的输出,其增益设置范围为1"1000。AD623 通过提供极好的随增益增大而增大的交流共模抑制比(ACCMRR)而保持最小的误差,线路噪声及谐波将由于共模抑制比在高达200Hz 时仍保持恒定而受到抑制。增益可通过1 脚和8 脚之间的电阻设置,其公式如下: G 为放大倍数。X R 为调节电阻。
图中输入信号前加一阶无源低通滤波器,滤除混叠在信号中的高频成分,信号截至频率可以通过f=1/2ΠRC 求得,同时在AD623 输出端又加一级分压滤波器,它与前一级滤波器构成二阶无源低通滤波器。对滤波后的信号进行放大,对于AD623,如果信号不加共模信号直接放大,输出信号最大将会被限制在1.25V。如图输入信号为0~20mv 正弦波,通过调节电阻使其增益设置为100,此时输出应为0~2V 的正弦波,但实际波形如下: 信号输入波形 信号输出波形 如果在输入端加2.5V 共模电压,电路图连接如图2,同样在输入端加0~20mv 正弦波,增益设置为100,输出波形如下: 信号输出波形 为了提高驱动能力,如图2 中在AD623 输出端加一级跟随器OP113 作为驱动,因为AD623 设计为驱动10K 欧或以上的负载,如果负载小于10KΩ时,需要用一个精密运放作为缓冲提高驱动能力,接OP113 作为跟随驱动器,当负载小到600Ω时,也可以在负载上得到0~4V 的输出摆幅。 在图2 中ADG704 作为模拟开关,主要用来切换S1~S4 中的某一通道与D 导通,该选中通道与AD623 配合实现增益控制。对于ADG704 的控制,用可编程逻辑器件编程实现。控制使能和选择信号A1、A0、EN 通过真值表1 实现切换。 表1 ADG704 真值表
4 结束语 本文提出的由可编程逻辑器件控制系统的放大倍数,充分利用了仪表运算放大器AD623 的增益可调功能及其优越性。每一路热电偶输入信号可以有多个不同的放大倍数,使得各种幅值不同的输入信号采集的实现更加方便、可靠、快捷。选用的16 位AD 转换器,以采集精度高、控制方便、转换速度快等优点,更大程度地优化了该系统。
|
|