如何利用FPGA降低PCI Express的应用成本

liyf

                   
????? 随着工业从传统上具有系统同步时钟(如PCI)且基于总线共享I/O的配置向采用串行I/O技术的点对点系统互连转移，点对点系统互连正在快速成为业界标准。尽管过去几十年里PCI已经成为PC、服务器和嵌入式市场中用途最广的总线标准，由于PCI Express在整个行业具有广泛的吸引力，因而被视为PCI的未来。实际上，估计到2007年底PCI Express将取代所有现存的PCI接口(图1)。




图2：与传统的互连相比，采用PCI Express可以减少系统开发的成本。
????? 基于PCI Express的标准产品，如芯片组、图形处理器和支持标准PCI Express架构的交换机现在已经大批量供货，采用这些产品的PC和服务器已经开始大批量生产。事实上，人们已经可以买到售价低于1000美元、配备三个PCI Express插槽的PC。此外，人们也能买到基于FPGA的PCI Express实现方案，其中采用了配备IP核的Xilinx公司的Spartan-3或Virtex-4 FPGA。尽管标准芯片制造商和早期的用户过去把这些实现方案用作原型工具，目前，它们是取得嵌入式市场(例如通信、存储、工业或医疗)各种技术成功的关键。






图4：采用FPGA的设计开始增长(底部)而采用ASIC的设计开始下降(顶部)
????? 目前，FPGA供应商具有强大的资产负债表，客户可以信赖FPGA供应商的长期不间断供货能力。FPGA的灵活性意味着设计工程师本质上可以用同一裸片来设计不同的产品。一旦FPGA被认证合格，一个部件就可以服务多种应用。所减少的产品代码数量和库存线意味着设计工程师要管理的库存配件少了。例如，采用FPGA作为设计平台，容许设计一块运行在多种应用中的PCI Express附加卡，而仅仅需要改变一下位流值。所节省的库存和质量认证成本是巨大的。
????? FPGA的另一个优势是提供验证满意度的能力。设计工程师不需要很长的交货期就可以购买最新的部件，他然后可以把设计下载到该器件中并观察是否工作。如果确实不工作，设计工程师可以改变设计并再次试运行。众所周知，整个过程实际上不是这么简单，而设计工程师必须对设计如PCI Express的根联合体执行广泛的仿真，但是，整个实验可以被重复多次，而不必等待6到9周才能拿到第一块ASIC芯片。现在FPGA供应商及第三方IP公司提供容许实现这种设计的复杂的知识产权(IP)核。当在ASIC中实现这样的IP的时候，设计工程师必须介入广泛的质量认证过程，包括核查交付使用的产品的完整性、编程指南、设计规则检查(DRC)、验证及综合的质量认证。
????? 不管设计工程师采取多么细致的预防措施，设计通常都难免无法按计划工作，从而导致从新开始设计。采用复杂的IP核的设计便于在FPGA中实现。在此，总的挑战是满足性能要求。如果IP已经被设计为供ASIC使用，那么，它一定针对FPGA架构做了优化，以获得必不可少的性能。幸运的是，大多数供应商提供已经针对FPGA架构对IP核进行了调整。
最低的总成本
????? 显然，对于大多嵌入式应用来说(图5)，FPGA提供了比ASIC或ASSP更具优势的总成本所有权。FPGA更低的总成本所有权源于其灵活性和降低总系统成本的能力。可编程逻辑消除了与供应链相关的额外成本，如库存、多供应商和质量认证的成本。






图5：FPGA提供巨大的总成本所有权优势。?
????? 此外，设计工程师可能忽视了FPGA所具有的降低风险的好处、持续改善性能并提供立即验证满意度的能力。总而言之，可编程逻辑不仅仅是早期采用FPGA的企业把他们的系统投入生产的理想工具，对于目前的嵌入式应用来说，FPGA所提供的好处确实是有目共睹的。