LATTICE携手PRAESUM，推出低成本SERIAL RapidIO解决方案

admin

Lattice Semiconductor近日宣布，网络通信应用的交换和桥接解决方案供应商Praesum优化了其用于LatticeECP2M系列的Serial RapidIO接口端点方案，LatticeECP2M系列是集成有SERDES I/O的低成本90nm FPGA。

此外，Praesum还加入了Lattice的ispLeverCORE Connections IP合作伙伴项目。Lattice和Praesum计划为需要高性能Serial RapidIO连接以及低成本、低功率和小尺寸的双方的共同客户开发和生产面向数字信号处理、嵌入式计算、军事/航空和通信基础设备的完整系统解决方案。Praesum核可支持的数率高达3.125Gbps的RapidIO 1x连接。

根据所迁功能组合的不同，RapidIO 1.3兼容内核占LatticeECP2M系列最小成员LFE2M20 容量的50 ~70%。这样就有很多器件可用于实现客户应用，比如桥接至数据面板接口(如CPRI)或控制面板接口 (如PCI Express)。尽管其采用小型封装，但该内核可支持许多先进功能，如RapidIO错误管理扩展。

Praesum Serial RapidIO端点解决方案

Praesum现有RapidIO 1x LP-Serial End-Point核供应，获得授权证书需支出约$20,000 USD。LatticeECP2M PCI Express x4评估板现采用功能完整的评估版RapidIO 1x LP-Serial End-Point。

LatticeECP2M FPGAs用于满足客户对可用于芯片-芯片及小尺寸主干应用的低成本SERDES的需要。LatticeECP2M系列保留了高容量、成本敏感应用所要求的90nm LatticeECP2系列的所有强大功能，同时大幅增加存储器的容量 (从1.2M至5.3M)和DSP资源(从24至168个乘法器)。

SERDES集成至基于模块架构（1~4模块，取决于器件的规格）的LatticeECP2M器件中。每个模块有4个SERDES通道（4个完整TX和RX信道），每个信道的低耗低至100Mw,所支持的速率为270Mbps~3.125Gbps。器件内还集成了包括8b/10b编码、一个以太网链路状态机和数率匹配电路的PCS层。SERDES/PCS组合设计用于支持现今最常见的包括PCI Express、Gigabit Ethernet、 Serial RapidIO和无线接口标准 (OBSAI and CPRI)在內的基于数据包的协议。