基于LVDS技术与FPGA的高速通讯应用研究

admin

引 言对于一些复杂的电子系统，单块电路板很难实现整个电路的功能，往往需要多块电路板才能实现祭个电路系统的功能，组成一个完整的电子系统；还有一 电子系统由于结构等原因，系统中的各功能模块必须分离安装，因此也必须使用多块电路板来实现。在构成这一类的电子系统时，如果各个组成部分之间有大量的数据需要传送，则系统中各个部分之间的通讯问题就显得特别重要。应用并行差分传送技术可以有效地解决问题，特别是对于传输距离较远，传输数据量大，传输实时新要求高的场合，更可以显示出该技术的优越性，从而为解决诸如上述提到的电子系统设计问题提供了更好的解决办法与途径。

2 LVDS技术
低压差分传送技术是基于低压差分信号(Low Volt-agc Differential signaling)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差分传送技术来实现，其应用正变得越来越重要。低压差分信号相对于单端的传送具有较高的噪声抑制功能，其较低的电压摆幅允许差分对线具有较高的数据传输速率，消耗较小的功率以及产生更低的电磁辐射。低压差分传送I/O接口标准由IEEE定义在TIA/EIA-644 and IEEE Std．1596．3这一技术规范内[1]。
3 Cyclone可编成逻辑器件及其差分接口[1]
Cyclone列系是Altera公司近年来推出的基于1．5 V，0．13μm全铜SRAM工艺现场可编程门阵列器件，其内部具有丰富的逻辑资源，最多可提供20060LEs，提供8个全局时钟及1-2组时钟锁相环，内核采用1．5 V的低电压，I／O接口支持1．5 V，2．5 V，3．3 V及5 V的接口标准，支持低成本的串行配置器件EPCS1，EPCS4等，这些资源为系统的设计带来极大的方便，再加之其低廉的价格使得该系列器件的应用极为广泛；除了上述的特点之外，Cyclone列系器件还提供了数目众多的高速(640 Mb／s)LVDS I/O接口和低速(311 Mb／s)LVDS I／O接口，这些丰富的LVDS接口资源为差分传送提供了便利，与传统的低压差分传送接口相比较采用Cyclone的FPGA更具灵活性。Altera公司提供的QuartusⅡ软件为Cyclone器件的应用提供了强大的支持[2-3]。
图1是采用Cyclone的FPGA实现低压差分传送的模型结构框图。该传送在2个cyclone的FPGA芯片之间进行，利用该可编程逻辑器件的I/O接口的LVDS驱动器把FPGA内部逻辑信号转换为低压差分信号对，经过传输线传送到对方被差分接收电路接收，在发送器的输出端接入电阻网络可以削弱差分信号的幅值，防止信号产生振荡，而在接收端的差分对线之间并入的100 Ω电阻作为终端电阻，由于差分接收器的输入阻抗较高，因此差分对线上的电流主要通过终端电阻形成回路，从而也在接收器的输入端形成差分接收的信号电压。由于差分对线在传输过程中耦合的干扰信号大致相当，因此在差分接收时可以被较好抑制，这也是差分传送技术最基本的原理与出发点。 图2中(a)，(b)分别是LVDS差分发送与接收时的信号波形。
表1是Cyclone系列器件差分接口工作的特性参数。
[table=560]            [tr]            [td]            <div align="center">