100MHz 数字存储示波表样机的研究与试制----DSP 芯片的连接与配置(一)

admin

第四章DSP芯片的连接与配置
          DSP（Digital Signal Processor）作为可编程数字信号处理专用芯片是微型计算机发展的一个重要分支，也是数字信号处理理论实用化过程的重要技术工具。随着微电子技术和数字信号处理技术的飞速发展，DSP的性能价格比不断提高，并由于其体积小、成本低、易于产品化、可靠性高、易扩展及方便地实现多机分布式并行处理等性能，在产品开发和科学研究的各个领域获得了越来越多的广泛应用。
       
        DSP的特点主要有以下几个方面：
          ◇高速、高精度的运算能力
          DSP的实际应用所面临的最突出的问题就是算法的实时实现问题。无论模拟硬件功能的实时数字化软件实现，还是特殊算法的实时处理等，都要求高速、高精度的运算能力。因此，通常DSP都具有较快的指令执行周期、并行的内部指令执行流水线，以及内部集成的硬件乘法器，使运算速度更快、运算精度更高。
       
        ◇强大的数据通信能力
          数字信号处理往往涉及较大的数据吞吐量，因此，DSP都具有DMA、串行/并行以及多CPU之间的通讯方式。
       
        ◇灵活的可编程性
          通用DSP完全是通过编程来实现数字信号处理功能，因此，DSP配置片内RAM和ROM，也可方便地扩展程序、数据及I/O空间。同时，允许ROM与RAM之间的直接数据传送。时钟频率可通过内部锁相环电路调节。系统各种特性的器件软硬件控制为编程的方便灵活提供了充分的空间。
       
        ◇低功耗设计
          DSP可以工作于省电状态，节省了能源。
       
        目前，DSP的发展非常迅速。硬件结构方面主要是向多处理器的并行处理结构、便于外部数据交换的串行总线传输、大容量片上RAM和ROM、程序加密、增加I/O驱动能力、外围电路内装化、低功耗等方面发展。软件方面主要是综合开发平台的完善、使DSP的应用开发更加灵活方便。以下我们将对本项目中所选用的DSP芯片和某些所用到的芯片重要引脚的具体连接方式以及DSP地址空间的分配作详细的介绍。4.1 TMS320VC5416介绍
          本项目中，我们选用了TI公司型号为TMS320VC5416的数字信号处理芯片。该芯片是16位定点DSP.它采用修正的哈佛结构，程序与数据分开存放，内部具有8条高度并行的总线。片上集成有在片的存储器和在片的外设以及专门用途的硬件逻辑，并配备有强大的指令系统，使得该芯片具有很高的处理速度和广泛的应用适应性。再加上采用的模块化设计以及先进的集成电路技术，芯片功耗小，成本低，自推出以来已广泛应用于各种专门用途的实时嵌入式系统和仪器中。下面对该芯片的结构体系与关键特性予以简单的介绍。
       
        它的硬件结构基本上分为3大块：
          1. CPU
          ●先进的多总线结构，具有1条程序存储器总线、3条数据存储器总线和4条地址总线。
       
        ●40位的算术逻辑单元（ALU），包括2个独立的40位累加器、40位移位寄存器
          ●2个地址生成器
          ●17×17Bit的并行乘法器
          2.存储器系统：
          ●16K×16Bit的片内程序ROM
          ● 128K×16Bit的片内RAM，包括8块8K×16Bit的片内双访问DARAM和8块8K×16Bit的片内单访问SARAM. 3.在片的外设与专用硬件电路：
          ●16位可编程定时器
          ●3个多通道缓冲串口（McBSP）
       
        ●8/16Bit并行主机接口
          ●在片的锁相环时钟发生器
          另外，还具有符合IEEE1149.1标准的在片仿真接口，可与主机连接，用于开发应用系统芯片的仿真。
          4.2芯片引脚连接方式
          本节将结合实际项目中引脚的具体连接方式对TMS320VC5416某些重要的引脚作详细的介绍。
       
        4.2.1数据信号引脚
          1.地址信号线A[22..0]
          地址信号线的A15～A0可以寻址外部程序、数据空间和I/O空间。而地址线的高7位A22～A16是专门用来寻址外部程序空间。
       
        2.数据线D[15..0]
          数据线是CPU核与外部程序、数据空间和I/O空间之间数据传送的通道。
       
        4.2.2初始化、中断、复位操作引脚
          1.用户输入中断引脚INT[3..0]
          该引脚为输入引脚，低电平有效，是专门为用户设置的外部中断输入。这些中断可以通过对中断屏蔽寄存器IMR的设置来调整它们的优先级和决定是否屏蔽该中断。项目中我们选用了INT0、INT1、INT2这三个中断通道。
       
        2.不可屏蔽中断引脚NMI
          该引脚也是专门为用户设置的外部中断输入，低电平有效。但它与INT[3..0]的区别是：NMI是不受IMR屏蔽寄存器影响的，它是不可屏蔽中断。项目中，我们直接把它接为高电平。
       
        3.复位引脚RS
          该引脚为输入引脚，低电平有效。当复位引脚有效时，DSP中断执行程序，强制程序指针指向0FF80h.项目中，该复位信号由FPGA2提供。
       
        4.工作方式选择信号引脚MP/MC
          DSP有两种工作模式：微型处理器模式和微型计算机模式。当MP/MC置为高电平时，微处理器模式被选择；低电平时，微型计算机模式被选择。当工作在微型计算机模式下时，DSP片内ROM映射到程序空间的高16K字地址；工作在微处理器模式时，片内ROM不映射到程序空间。项目中，我们在DSP上电复位时，将MP/MC设置为高电平，让它处在微处理器工作模式，直接从外部FLASH的0FF80h地址开始执行程序。该程序模拟DSP内部的Bootloader功能：首先重新设置PMST、ST0、ST1等DSP配置寄存器，并将自己复制到内部RAM中继续运行；然后再将用户的主程序、用户设定的中断向量表从外部FLASH复制到内部RAM中，第三步将DSP的工作模式设置为微型计算机工作模式，并且在程序最后远跳转到地址1FF80h处，而该地址正是内部RAM保存的用户设定的中断向量表起始地址，在该处又有一条跳转指令使得程序最终跳转至用户主程序的起始地址。
       
        4.2.3通用I/O端口引脚
          1.外部标志输出引脚XF
          该引脚为输出引脚。项目中，我们主要用此引脚来实现DSP，FPGA2分时占用SRAM3地址和数据总线的控制信号。
       
        4.2.4存储器控制信号引脚
          1.数据、程序、I/O空间选择信号引脚DS、PS、IS
          DSP的数据空间、程序空间、I/0空间是分开的。当DS为低电平时，数据空间被选择；PS为低电平时，程序空间被选择；IS为低电平时，I/O空间被选择。项目中，这三个选择信号主要与DSP输出的地址信号配合，产生相应空间外部扩展的选择信号。
       
        2. DSP读写信号引脚R/W
          此信号主要表示当DSP与外部器件进行数据交换过程中数据的传送方向。
       
        3.外部数据存储器选通信号引脚MSTRB
          当有外部总线访问数据和程序空间时，该信号为低。项目中，该信号与DSP的读写信号配合产生外部扩展数据和程序空间的读写信号。
       
        4. I/O设备选通信号引脚IOSTRB
          当外部总线访问DSP的I/O空间时，IOSTRB为低电平。项目中，该信号与DSP的读写信号配合产生外部I/O空间的读写信号。
       
        5.时钟输入引脚X2/CLKIN
          当不选用DSP内部时钟信号时，此引脚作为外部时钟的输入引脚。项目中，我们在此引脚加上了10MHz的标准频率信号。
          6.时钟模式选择引脚CLKMD1、CLKMD2、CLKMD3
          DSP有内部时钟、外部时钟、PLL三种时钟模式。这三个引脚主要用来在DSP复位时初始化时钟模式选择寄存器。寄存器中的内容定义了时钟的配置模式。具体的配置模式如表4-1.
       
        项目中，我们选则第三种配置方式，即CLKMD1、CLKMD3接为低电平，CLKMD2接为高电平。
       
        4.2.5多通道缓冲串行接口（McBSP）
       
        TMS320VC5416中共有3个多通道缓冲串行接口，它主要完成DSP与配套外设之间的串行通信。它包括的引脚有：
          1.接收串行数据时钟信号BCLKR
          它主要为DSP接收外部串行数据时提供数据转移时钟。
       
        2.接收串行数据线BDR
          它是外部串行数据输入端。
       
        3.接收串行数据帧同步信号BFSR
          它主要的作用是保证接收串行数据的同步。
       
        4.输出串行数据时钟信号BCLKX
          它主要为DSP向外输出串行数据提供数据转移时钟。
       
        5.输出串行数据线BDX
          它是串行数据输出端。
          6.输出串行数据帧同步信号BFSX
          它主要保证输出串行数据的同步。
       
        （有关串行通信的内容我们将在第六章《串行接口通信》做详细的介绍。）
       
        除了上述的引脚外，DSP还有测试引脚、主机接口引脚等。测试引脚是符合IEEE1149.1标准的在片仿真接口，主要是完成DSP的试验仿真。主机接口引脚主要是完成DSP与PC或其他主CPU间的通信。项目中，我们没有用到主机接口引脚。