基于NIOS Ⅱ处理器的数字信号解码器设计

admin 发表于 2014-10-12 16:52:56

介绍了一种基于NIOS Ⅱ实现数字信号解码器的方法，该系统由FPGA 和相应接口电路组成，将NIOS Ⅱ嵌入式软核CPU 集成到FPGA 中构成片上系统( SOC) ，可以将串行输入的不归零PCM 码转换为可分析的8 位并行码，并通过上位机软件显示解码结果。

基于NIOS_的解码器设计与实现.pdf

页: [1]