设为首页收藏本站
开启辅助访问 切换到窄版

DIY编程器网

 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

DIY编程器网»首页 › -->DIY作坊工具 › 综合资料库 › 基于NIOS Ⅱ处理器的数字信号解码器设计
返回列表 发新帖
查看: 1192|回复: 0
打印 上一主题 下一主题

[待整理] 基于NIOS Ⅱ处理器的数字信号解码器设计

[复制链接]
admin
跳转到指定楼层
楼主
发表于 2014-10-12 16:52:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
介绍了一种基于NIOS Ⅱ实现数字信号解码器的方法，该系统由FPGA 和相应接口电路组成，将NIOS Ⅱ嵌入式软核CPU 集成到FPGA 中构成片上系统( SOC) ，可以将串行输入的不归零PCM 码转换为可分析的8 位并行码，并通过上位机软件显示解码结果。

基于NIOS_的解码器设计与实现.pdf
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 分享分享 支持支持 反对反对
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|文字版|手机版|DIY编程器网 ( 桂ICP备14005565号-1 )

GMT+8, 2025-7-31 05:59 , 耗时 0.104371 秒, 18 个查询请求 , Gzip 开启.

各位嘉宾言论仅代表个人观点，非属DIY编程器网立场。

桂公网安备 45031202000115号

DIY编程器群(超员)：41210778 DIY编程器

DIY编程器群1(满员)：3044634 DIY编程器1

diy编程器群2：551025008 diy编程器群2

QQ：28000622；Email：libyoufer@sina.com

本站由桂林市临桂区技兴电子商务经营部独家赞助。旨在技术交流，请自觉遵守国家法律法规，一旦发现将做封号删号处理。

快速回复 返回顶部 返回列表