如何动态降低供电噪声

admin

作者：Raj Nair ，Donald Bennett
ComLSI Inc.

关于纳米级处理器和其它超大规模集成电路的有效功耗和电源完善管理的文献已经有好多了。在使用90纳米及以下的先进工艺生产的器件中，电源噪声增益的显著下降导致了无法被传统的查实和确认方法测量的电量损失和定时问题。在低压电源的前提下提升电流密度与供电电路的阻抗相结合产生的芯片内外电源的巨大变化在[1]中被称为电压消沉。虽然在半导体器件的微缩进程中，可以通过进一步降低供电电压来减少静态和动态功耗，但之前的因素使它变得更难。同时器件在更低尺寸的纳米级工艺（90纳米及以下）下呈现出非常大的器件不一致性，这就需要做一些特别的设计来补偿。因此，传统的工艺－电压－温度（process-voltage-temperature，PVT）确认方法（过去，这种方法会产生大约10％的供电电压不一致性）很快向更严格的电压控制和更低的电压变化容限的方向发展。在纳米技术时代（100nm到1nm）的芯片中，这种趋势需要把芯片DC（静态）和AC（动态）噪声限制在很窄的5％的供电变化范围之内。

传统的最小化供电噪声的技术，例如电压定位和芯片退耦电容的集成越来越难满足电源完善性的需求。通常GHz级处理器使用电压定位技术减小供电噪声，但是电压调整模块无论从物理角度还是电学角度都远不能满足它的供电带宽的需要。由于在100纳米以下的工艺中，栅极漏电流成指数上升，芯片退耦电容也不是一个降低动态噪声的好方案。储存在这些集成电容里的能量也随着供电电压而成平方级下降。另外，在生产制造中，类似于封装电容环形电感和输电线的串联电阻这样的封装过滤元件参数将成指数增长。[1、Power Delivery section]。在本文中，我们将介绍主动噪声调整（ANR）和主动VLSI封装（AVP）。这些方法具有以下优点：接近于负载元件；随电压而成平方级增长的电容储能以便于在需要的位置配置稳定的电荷池――近似于高电流密度和高速暂态负载。

确保技术效能的一个关键要求就是对高性能ULSI元件电源格的动态噪声行为的准确的理解。用来分析多重芯片电源格的完整堆栈、分布式负载、漏电流、退耦电容、封装格、外部连接性和封装元件的工具对这种理解显得有些牵强。这种工具可以把整个系统的噪声的空间和时间变化形象化，也给设计者提供了详细的芯片动态噪声和临界路径活动的互动信息。另外，这些工具还提供了一个ANR和其它有源/无源封装元件的噪声最小化冲突的动态信息。为了谨慎地设计布局和ANR开启时序、无源退耦罩和其它单芯或多芯系统元件，它们提供了设计方法。真正的动态噪声分析需要有对一个电源格（包括电源所有部分的电源环状电感、芯片内外驻波谐振器和电阻能耗在内）的所有关键元素建模的能力。本文作者经常使用用于高性能系统的动态噪声精密分析的PowerESL工具。

主动噪声调整主动噪声调整是一个无损技术，它可以给出高性能ULSI系统和元件（如微处理器、SoCs、SiPs和多核）的电源完善性信息。在保证性能的前提下，高性能高能耗器件在运行过程中频繁转换工作状态以降低功耗。当有应用程序运行在处理器上的时候，高性能器件的工作状态就会转换，而这些转换可能产生对电流需求的巨大变化，这样就可能在排空高带宽负载附近存储的电荷的同时引起输电网络共振。主动噪声调整通过对负载元件电源格快速的可控的本地充电来察觉这个问题。图1显示一个嵌入的ANR元件就好像一个FET转换器件。ANR与一个作为电荷池的电容相连，这个电容的充电过程有两个途径：通过连有外部高压电源的电源线或者由系统设计决定的电荷泵来填充。这样就可以通过一个电荷池给ANR提供高于工作过程中的负载很多倍的电荷。

                                                                    图一：ANR元件嵌入图（专利申请中）
在本文中，我们要讨论并展示在一个高性能芯片电源格中ANR的影响。ANR（或者ANR阵列）通过图6中很短的导线连接到负载元件。因此ANR就可以完全掌握负载供电的空间和时间变化。当ANR侦测到（或者被告知）在所连接的负载元件供电格点或格区中发生了变化（称为电压消沉事件）时，它就会初始化从电荷池到负载电源格的补偿电流。经过一个短暂周期的强电流，ANR通过一个可控方式把它切断，使电荷池重新充满为其它的暂态事件做好准备。

图2显示了一个高速系统中的ANR的模拟应用结果，该系统中的负载1和负载2电流同图1。动画显示了系统输电堆栈对供电状态变换的响应。这个模拟通过模拟芯片格和输电系统所有元件的一个分布式模型实现。不同的格间供电电压引起了不同的向下的偏移，这些偏移被称作“消沉”。这些消沉降低了芯片区域的的供电能力并阻碍了芯片工作频率该完成的功能。

图2：在一个高速系统中使用ANR的分布式模型的模拟结果。曲面显示了芯片表面所有点的供电变化Δ（Vdd－Vss）。这个模型包括了一个计算格导线电势变化的电场解。这个工具还计算了电介质中的电压变化。在一个标准单核工作站（包含ANR功能）上运行一个6ns、15个时钟周期的模拟需要大概10分钟左右的时间。

曲面右侧的负载工作于没有ANR的状态，而左侧的负载显示了包含ANR功能以后对于同样的负载电流的格响应。我们可以看到：在ANR开启以后，电压消沉或减低性能的噪声显著地减弱了。
图3显示了在芯片格接近两个负载中心位置的供电电压。

图3：在芯片表面包含与未包含ANR的负载电流引起的供电噪声。当节电状态变化时，功能块被打开或关闭，这时，设备通过ANR的过滤器调整到更低频率的系统级暂态。高频噪声也显著降低。

从这些结果来看，很显然，ANR对控制低频系统级暂态特别有效。当检测到消沉的时候，ANR可以同样有效地检测到过充。低频消沉和过充与供电电路电感与封装和系统板电容有关，在高速系统里常常是影响性能的最重要的噪声元件。ANR可以被用于降低各种频率的噪声幅。它们也可以修改频谱以便把供电噪声移动到系统共振频率以外。这个移动的效果如图4。图4还显示了沿着两条长导线的噪声传播。a曲线被连到ANR电路附近的封装格，b曲线位于没有ANR的负载附近。ANR引起的频率移动和对应的波长减小对系统的噪声都有明显的影响。

图4：沿着两条导线的分布式Vdd和Vss供电变化。该模拟包含了一个连接到芯片场解的对称导线对的列表。ANR通过减弱临近导体的共振来改变噪声频谱。

动态噪声取决于漏电流和电压

电源噪声的频谱构成的考量对寻求系统中的速度和功耗的平衡点很重要。图5中是一个简化了的系统功耗格模型。

                                                                      图5：简化的功耗格模型

在这个模型中，负载端压降由下式给出：

一般来说，负载电流（I）是供电噪声的非线性函数，并且(3)只有数字解。然而，我们可以看到一些对负载电流使用近静态近似的典型的功耗格性能的原委。例如，今天的先进工艺相对于过去有着更高的静态漏电流。动态压降提供了一个可以降低总体噪声级别的负反馈，漏电流也随之迅速下降。对系统负载电流做一次近似（三极管漏电流随供电电压线性增长）：

这样一个大静态漏电流使系统噪声整体减弱。然而，依靠静态漏电流的减弱效应意味着系统能耗要远高于它的需要。并且，在任何情况下，即使有了大静态漏电流对总功耗的贡献，IC中任一特殊位置的同步动态电流密度峰值好像都比同一地点的单位面积静态电流大得多。

需要注意的是，只要漏电流随电压单调递增都将得到这个负反馈（例如MOSFET）。这样就保证了(3)式中在任何时刻都至少有两项大于等于零。

对于更高的频率，(3)式中剩下的项不能再被忽略。假设我们现在切断负载电流。电源噪声可以被写为：


在Q>0.5的电网中，当噪声源关掉之后，网格要继续振荡大概Q个周期。系统的Q值取决于L和C中储存的能量与R中消耗的能量比值。如果系统是为高效输能（高Q）而设计的，那么在连续的周期中，网格里产生的噪声能量在单周期里要保持一个更大的比例。这个能量足以支持IC中的负载。然而，低功耗系统还拥有很大的动态电压消沉，特别在共振频率wo附近的时候。即使设计者使用诸如低漏电流工艺和电路设计技术这样的用来降低能量损失的设计，动态噪声的增大也是无法避免的。ANR给设计者提供了高速系统中降低噪声而不会产生额外的热量的方法。用ANR增大系统Q值，不是通过降低电阻，而是利用了随电压成平方增长的电容中的能量来给负载供电的优势。这个可以在负载端保持高电压而低能量损失的优势自从输电技术的早期就为人所熟知。现在在高速系统中可以通过ANR来发挥这个优势。

有源VLSI封装中，一个严重的限制是芯片电容储存电荷的能力遵从下面的关系：


这里使用的是单位面积的电荷和电容，E是储存电荷设备里的电场强度。

在一个MOS电容里，芯片内集成的单位面积的电容很典型。大多数的生产工艺都尽量使MOS电容的尺寸（栅绝缘层厚度）达到最小，接近于栅绝缘层可靠性的极限。因此，在MOS电容中使用更高电压来提高电位面积的储存电荷（和能量）的方案是不可行的，既然耐高压设备必然要有一个更厚的栅绝缘层，因此就要跟所求的高压大致成比例地降低单位面积的电容。

封装电容的重要性已经在一些大面积处理器制造商的生产中广泛体现出来。即使是出现一个land-side封装电容，集成的对模（on-die）电容配额似乎也无法适应元件的性能（最大频率）。Land-side封装电容紧贴在处理器封装衬底的对面的下面，这样封装衬底的厚度将这个电容和处理器电路分隔开来。这是装配中离电路最近的电容之一，它的电容值很大，无论从物理还是从电学角度，它都积累了很多的电荷。换句话说，集成的芯片电容会很大。因此，降低噪声的电容值要比设计的封装电容大得多。因此封装电阻在保持处理器电源完善性上显得更加有效。
另有实践经验证明，保留一少部分而取消大多数封装电容对处理器的性能的影响也似乎很小。这个结果表明理解一个芯片格中动态噪声的准确的空间和时间性质的重要性；一个弱动态噪声位置或者芯片的动态噪声不符合一个临界电路或电路路径处的封装电容在优化电源完善性管理的时候不会很有用。

像封装电容这样的无源设备的一个关键限制就是它们是“reactive”设备。换句话说，它们会根据周围的电学条件的变化而有所反应。因此只有在一个电容两端有很明显的电压变化率的时候，它才可以提供一个电流。所以，当一个电容被当作电荷池的时候，它们不能主动地提供大量电荷来消除电压的瞬间或暂态变化。它只有遇到一个很显著的电压变化或者消沉的时候才会提供电荷。

另外，这些电容的有效串联电阻（ESR）和有效串联电感（ESL）有个确定的值，因此用生产和设备设计改进来降低这些干扰因素的值是没有帮助的。然而低ESR值却有助于最小化提供电荷的电容电压和能耗。而低ESR无助于抑制负载性质变化引起的供电格振荡。所以无源设备对消除供电电压变化没有帮助。

在有源VLSI封装中，封装电容与land-side ANR设备结合在一起（图6）。这些结果把高压池电容和控制电路放在距离处理器和SoC模正好一个封装衬底厚度的位置。ANR设备利用这些电荷池的高电能储存能力来给对模（on-die）电源格预储存电荷。那么这个技术就可以主动控制动态电源噪声而消耗最少的能量。另外，主动噪声控制器提供了一个将动态抑制阻抗引入到芯片的输电系统中的方法，这样就事先控制了供电共振。

图6：ANR和LVR设备可以安装到封装或PCB上，这样就可以确保阻抗很小，并且连接到高性能IC的延迟路径也最短（专利申请中）。

本地电压调节器（LVR）中的ANR的发展提供了极高的带宽、封装能力、高效能量转换。LVR利用与封装电容和连接芯片电源格的供电路径相关的干扰因素来提供极高的变频能量转换能力。LVR阵列增强了外部低压供电并很大程度地提高了整个输电系统的带宽。这样使高能SoC元件可以快速地调制电路的供电电压以便于最小化平均耗电。使LVR与负载元件更加接近能够确保SoC和LVR阵列的快速沟通，从而使供电电压快速转换，也有助于利用动态能量管理系统降低能耗。

结论
系统级模拟方法显示有源噪声调整可以被用于低能量损失格中的噪声控制。这些工具和设计理念允许系统设计者提高对低噪声高速系统的最小化能耗设计灵活性。另外，作者认为封装不只限于提供能量和信号连接的通路，它还可以做很多事情。在RF和高速设计中，有一个现象越来越明显，那就是封装元件可以作为高性能无源器件以增强IC性能。RFID元件的封装为电路提供了能量。使封装元件更接近于IC，可以使它与SoC芯片更主动更同步，并且给能量和信号完善性管理提供了有效廉价的系统解决方案。ANR和LVR设备和阵列可以以无损方式修改已有IC和能量完善性管理系统的封装结构。电路和系统封装将在系统功能和性能中扮演一个“积极”的角色，并将集成推动到纳米技术时代。

参考文献
[1] R. Mahajan, Raj Nair et al., "Emerging Directions for Packaging Technologies", ITJ 2002.