基于FPGA的视频信号发生器设计与应用研究

admin

目前，对视频信号采集、记录和处理系统（视频采集卡、图像记录仪和电视跟踪系统等）的研究测试已经十分广泛。在对这些系统进行测试的过程中，需要测试者提供符合该系统输入制式要求的视频信号。针对多种被测系统及被测指标，测试者应该提供不同种类和制式的视频信号。以往对这些系统进行测试时，人们经常利用探测器对靶板进行成像，将产生的视频信号送入被测系统。该测试方法给系统评估引入两方面的误差：一是靶板的制作误差，二是探测器本身的成像质量偏差。针对这些误差，国内外逐渐使用能够提供模拟图像的视频信号发生器来取代传统的测试装置[1-3].现场可编程门阵列（FPGA）具有高集成度、高可靠性以及开发工具智能化等特点，目前逐步成为复杂数字电路设计的理想首选[ 4].考虑到视频信号时序要求严格以及硬件小型化的要求，选用FPGA来设计视频信号发生器，与其他设计方法相比，极大地缩短了开发周期，提高了测试精度。
       
        1硬件实现
          系统由USB通信模块、FPGA控制模块、视频D/A模块和输出接口模块组成。硬件组成如图1所示。
       
         
        1. 1工作原理
          上位机经过USB总线与FPGA进行通信，将模拟目标或靶板的信息以及其他控制信号传送给FPGA.FPGA对接收到的数据进行判断和计算，最后输出具有时序关系的数字信号。如果系统需要输出模拟视频信号，那么将数字信号送入视频D/A转换电路，输出与被测系统制式相符的视频信号；如果被测系统接收数字信号，那么将数字信号进行调理后，直接送入被测系统。
       
        1. 2与上位机通信方式的选择
          以前我们开发的视频信号发生器选择了串口通信的方式与上位机进行数据传输，该通信方式具有开发简单，成本低的特点。但是在使用过程中发现了以下问题：一是不支持热插拔，接上视频信号发生器后，主机需要重新启动；二是需要为视频信号发生器单独提供电源；三是数据传输慢，不利于系统的扩展。
       
        针对以上问题，决定采用USB通信的方式。USB接口具有热插拔、传输速度快以及便携等特点[5] ，能够完全满足本系统的设计要求。当本系统接入PC的USB接口时， PC将固件自动下载到USB接口芯片中，测试者只需要操作PC机上的应用程序界面，就可以完成相关的测试工作。此外， USB接口提供的+5V电源，它的电流可以达到几百mA，完全可以驱动系统进行正常工作（软件仿真得到FPGA模块在生成某种视频信号时的功耗为100 mW左右)，省去了系统供电电源的设计工作，这样缩小了系统体积，提高了系统的便携性能。
       
        1. 3 FPGA控制模块FPGA控制模块是整个系统的核心。
       
        以生成标准CCIR制式视频信号为例来介绍该模块的设计方法。根据CCIR制式的电视信号标准，它采用隔行扫描的方式，每场312.5行，行频15 625 Hz，场频50 H z，水平有效像素点768，垂直有效像素点575.由于采用了隔行扫描的方式，视频信号中就必须包含前后均衡脉冲。再加上场同步中的开槽脉冲，这些脉冲信号的引入会提高输出视频图像的质量，因此模拟该类信号是该模块设计的关键。
       
        由于CC IR制式视频信号属于模拟信号，所以FPGA输出的数据以及控制信号需要进入D /A转换电路。这里选用了AD公司的3路10位视频D/A芯片，该芯片的输入端是复合同步信号、复合消隐信号、时钟信号、3路（R、G、B）图像数据信号以及其他控制信号，最后输出3路模拟视频信号。
       
        因此， FPGA控制模块需要为视频D/A转换模块提供以上所需的输入信号。本文采用了模块化的设计方法，利用Verilog硬件描述语言生成各种子模块，再将这些子模块进行顶层的连接，最后输出图像数据及控制信号。模块的总体结构如图2所示。
       
         
        在设计各子模块的过程中，充分利用了FPGA设计软件时序仿真的功能，这给调试以及选取最优模块带来极大的方便。图3是利用M odelSmi SE 6. 0软件仿真出的开槽脉冲、均衡脉冲、行同步、行消隐和场消隐子模块时序图。
       
         
        图中， kcmc是开槽脉冲模块，其中高电平时间是4.7μs，低电平时间为27.3μs； jhmc代表前后均衡脉冲模块，高电平29.65μs，低电平2.35μs；hsyn代表了行同步脉冲模块，周期64μs，同步脉冲宽度4.7μs，前肩1.5μs，后肩5.8μs； hblnk是行消隐信号模块，消隐脉冲宽度12μs.在本系统中，利用FPGA的下载配置软件生成系统的配置文件（MCS格式），然后经JTAG口将配置文件下载到FPGA控制模块的PROM中。当系统每次加电后，PROM将其存储的文件配置到FPGA中， FPGA开始正常工作，实现相应的功能。针对这个特点，可以根据测试需要随时更新配置文件，完成不同种类被测系统的测试工作，使测试工作更具有灵活性。
       
        1. 4视频D/A转换模块
          将系统输出的标准和非标准模拟视频信号进行比较，发现它们有类似的地方，即都包含同步信号，而且对同步信号电平有特定的要求。标准视频信号中要求同步电平比消隐电平低0. 3 V，某型装备输出的非标准视频信号要求同步电平严格控制在- 0. 3 V.同步电平的这些特性就要求设计者必须合理选择视频D /A转换芯片。
       
        在本系统中选取了AD公司的三路10位视频D/A芯片。只要对该芯片的输入端（复合同步、消隐信号、时钟信号，数据信号等）进行编程，系统就可以输出不同制式的模拟视频信号。表1是本系统设计采用的视频输出真值表[6].
       
         
        根据该真值表，利用FPGA严格控制它们的时序关系，就可以产生多种制式的模拟视频信号，该方法增强了视频信号发生器的扩展性和通用性。视频D /A转换电路板及同轴电缆输出接口实物如图4所示。
         
           
          2系统在电视跟踪性能检测中的应用研究
          2.1 电视跟踪性能指标和检测方法
          电视跟踪箱是电视跟踪系统中实现跟踪和搜索的关键部分。传统的电视跟踪箱跟踪性能测试采用的是室内标志法和机械靶标法等，这些测试方法中提供的模拟目标具有精度低和可控性差的缺点[7].后来出现了基于ISA总线的模拟目标卡，但是该卡使用时必须插在PC的插槽上，同时该测试仪器的体积较大，而且扩展性不好。
       
        可以利用基于FPGA的视频信号发生器完成电视跟踪性能的检测。
       
        最小跟踪目标、最小跟踪对比度、跟踪速度、目标捕获概率等是评价电视跟踪箱跟踪性能的重要指标[ 8].针对这些指标，要求本视频信号发生器输出的模拟目标，在速度、运动方式、对比度、视场中位置和大小上具有可控的功能。
       
        以最小跟踪目标测试来说明该功能的实现方法。最小跟踪目标测试要求模拟目标是运动目标，测试过程中，测试者通过改变模拟目标的大小来观察波门的跟踪或搜索状态，从而判断出最小跟踪目标大小。因此，需要在FPGA内部通过一定的算法来满足测试系统对模拟目标提出的要求。图5是本项测试中水平往返运动目标生成的算法流程图。
         
          2.2 测试结果分析运用
          该视频信号发生器对某型电视跟踪系统电视跟踪箱进行跟踪性能测试，测试时将视频信号发生器与被测电视跟踪箱连接，然后设定被测装备的某些工作参数，最后获得了该装备的部分跟踪性能参数。测试结果如表2所示。从跟踪性能测试结果中可以看出，最小跟踪目标在3 @ 3~ 4 @ 4像素之间，最小跟踪对比度在3% ~ 4%之间，水平最大跟踪速度在4. 22~ 4. 24视场/秒之间，捕获概率始终为100% ，它们的变化幅度始终都控制在设计要求的范围内。
         
          同时，使用一台标定后的某型电视跟踪检测仪对被测电视跟踪箱进行测试，得到的测试结果基本与表2中的相吻合，从而验证了本视频信号发生器的工作可靠性。
       
        图6和图7是在测试前将本视频信号发生器接入某图像采集卡获取的模拟目标图像。
         
          3结论
          基于FPGA的视频信号发生器可以满足多种被测视频输入系统对视频信号制式的要求。它采用USB技术完成与上位机的通信，解决了工作电源的问题，提高了该系统的通用性和扩展性。将该视频信号发生器应用在某型电视跟踪系统电视跟踪箱的跟踪性能测试中，获得了该装备的部分电视跟踪性能参数，通过分析实验数据，证明了该系统具有测试精度高、工作稳定性好的特点。可以说该视频信号发生器能够为准确评估装备的战斗性能提供必要的技术保障。今后，可以对该系统进行扩展，将它应用在更多的测试领域中，所以其应用前景十分广泛。